数字电子技术试题及答案(含题库)

《数字电子技术试题及答案(含题库)》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、数字电子技术基础试题（一）一、填空题:（每空1分，共10分）1．(30.25)10=()2=()16。2.逻辑函数L=+A+B+C+D=。3.三态门输出的三种状态分别为：、和。4.主从型JK触发器的特性方程=。5.用4个触发器可以存储位二进制数。6.存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。二、选择题：(选择一个正确的答案填入括号内，每题3分，共30分)1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。图12.下列几种TTL电路中，输出端可实现线与功能的电路是（）。A

2、、或非门B、与非门33C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（D）。A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接VCC4.图2所示电路为由555定时器构成的（A）。A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（C）。图2A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（A）。图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．某电路

3、的输入波形uI和输出波形uO如图3所示，则该电路为（C）。图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器338．要将方波脉冲的周期扩展10倍，可采用（C）。A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、已知逻辑函数与其相等的函数为（D）。A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有（C）个数据信号输出。A、4B、6C、8D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式Y=A+2、用卡诺图法化简为最简或与式Y=+C+AD，约束条件：AC+A

4、CD+AB=0四、分析下列电路。（每题6分，共12分）1、写出如图4所示电路的真值表及最简逻辑表达式。33图42、写出如图5所示电路的最简逻辑表达式。图533五、判断如图6所示电路的逻辑功能。若已知uB=-20V，设二极管为理想二极管，试根据uA输入波形，画出u0的输出波形（8分）t图6六、用如图7所示的8选1数据选择器CT74LS151实现下列函数。（8分）Y（A,B,C,D）=Σm(1,5,6,7,9,11,12,13,14)33图7七、用4位二进制计数集成芯片CT74LS161采用两种方法实现模值为10的计数器，要求画出接线图和全状态

5、转换图。（CT74LS161如图8所示，其LD端为同步置数端，CR为异步复位端）。（10分）图8八、电路如图9所示，试写出电路的激励方程，状态转移方程，求出Z1、Z2、Z3的输出逻辑表达式，并画出在CP脉冲作用下，Q0、Q1、Z1、Z2、Z3的输出波形。（设Q0、Q1的初态为0。）（12分）33数字电子技术基础试题（一）参考答案一、填空题:1．(30.25)10=(11110.01)2=(1E.4)16。2.1。3.高电平、低电平和高阻态。4.。5.四。6.12、8二、选择题：1.C2.D3.D4.A5.C6.A7.C8.C9.D10.C三

6、、逻辑函数化简1、Y=A+B2、用卡诺图圈0的方法可得：Y=（+D）（A+）（+）33四、1、该电路为三变量判一致电路，当三个变量都相同时输出为1，否则输出为0。2、B=1，Y=A，B=0Y呈高阻态。五、u0=uA·uB,输出波形u0如图10所示:图10六、如图11所示：D33图11七、接线如图12所示：图12全状态转换图如图13所示：（a）33（b）图13八、，，波形如图14所示：数字电子技术基础试题（二）一、填空题:(每空1分，共10分)1．八进制数(34.2)8的等值二进制数为（）2；十进制数98的8421BCD码为（）8421BCD

7、。332.TTL与非门的多余输入端悬空时，相当于输入电平。3.图15所示电路中的最简逻辑表达式为。图154.一个JK触发器有个稳态，它可存储位二进制数。5.若将一个正弦波电压信号转换成同一频率的矩形波，应采用电路。6.常用逻辑门电路的真值表如表1所示，则F1、F2、F3分别属于何种常用逻辑门。表1ABF1F2F300110010111001111101F1；F2；F3。二、选择题：(选择一个正确答案填入括号内，每题3分，共30分)1、在四变量卡诺图中，逻辑上不相邻的一组最小项为：（）A、m1与m3B、m4与m633C、m5与m13D、m2与

8、m82、L=AB+C的对偶式为：（）A、A+BC；B、（A+B）C；C、A+B+C；D、ABC；3、半加器和的输出端与输入端的逻辑关系是（）A、与非B、或非C、与或非D、异或4、