毕业论文基于fpga的红外遥控设计说明书

《毕业论文基于fpga的红外遥控设计说明书》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、题目：红外遥控学院：电子工程学院专业：电子信息工程学号：200812601680姓名：****指导教师：****2011年5月23日22第一部分设计题目及要求本次课程设计的题目及要求如下：一、设计题目红外线遥控二、设计步骤1、EDA实验板熟悉的EDA实验板电路原理图、PCB图。能够熟练地使用EDA开发板。2、红外遥控系统的设计（1）发射编码部分发射编码用Verilog语言编写程序，在EDA实验板上实现编码。（2）接收解码部分接收解码用Verilog语言编写程序，在EDA实验板上实现解码。二、功能要求1、将一体化红外接收解调器的输出信号解码，在EDA实验板上用八段数码管显示出来。2、当按下遥控器

2、0—15号键时，在EDA实验板上用八段数码管显示出来，并通过发射电路发射出去。第二部分设计分析本次课程设计包括两大部分，一是电路设计及电路焊接，二是程序的设计及编写。电路部分，根据题目要求，要做到红外发送，显然整个电路系统要分为红外发射和红外接收两个电路，分别做到红外的编码发射和译码接受，再在接收板上显示接受到的红外信号。一、红外发射电路22本次课程设计的红外遥控器由红外遥控发射头（LED）、三极管、电阻焊接而成。红外遥控发射电路如下图所示一、红外接受部分本次课程设计的红外接受部分采用FPGA实验板，FPGA实验板接受部分的原理图图如下：.FPGA实验板原理图：2222第三部分系统模块的划分以

3、及各模块的功能描述在这一部分，我将对系统功能进行模块化划分，对各模块功能作详细阐述。一、发射板部分发射板主要由红外线发射LED、三极管和FPGA实验板构成红外编码这个模块。实物图图如下图所示：发送的编码规则如下：发送的载波频率为38kHz，共发射8个脉冲，两个脉冲之间延时2ms。1ms的脉冲表示二进制的0，3ms的脉冲表示二进制的1。前四位是序列检测码1011。二、接收部分接收部分电路主要可分为红外接受模块，译码电路模块（程序），小键盘模块和数码管显示模块几个部分，红外信号的编码从发射板发射到接收板上的红外信号接收头后，译码电路把红外编码翻译后送到数码管显示，小键盘输入的代码也经译码电路在数码

4、管上显示对应的按键信息。（一）.红外信号接收本课程设计采用的红外接收头，如下图：22其引脚图如下：它的原理图如下图：。（二）红外编码译码红外接收头接收负责接收38k载波的红外光，解调得到脉冲，输出至实验板，有FPGA来处理。接收头接收到的脉冲如下图：按键编码格式:（三）显示电路如下图22对应的LED数码显示管显示译码程序如下：always@(shu)begincase(shu)4'd0:dm<=8'b11000000;//04'd1:dm<=8'b11111001;//14'd2:dm<=8'b10100100;//24'd3:dm<=8'b10110000;//34'd4:dm<=8'b10

5、011001;//44'd5:dm<=8'b10010010;//54'd6:dm<=8'b10000010;//64'd7:dm<=8'b11111000;//74'd8:dm<=8'b10000000;//84'd9:dm<=8'b10010000;//9default:dm<=8'b11000000;endcaseend22（四）小键盘电路制作的4*4的按键矩阵，当按键被按下时，其输出引脚为低电平，而其余时间内均为高电平。由于FPGA内无上拉电阻，矩阵按键输出要接上拉电阻。这部分电路如下图所示：对应的按键译码程序为：alwaysbeginif(key_flag==1)begincase(

6、{col_reg,row_reg})//按键译码8'b0111_0111:key_value<=0;8'b0111_1011:key_value<=1;8'b0111_1101:key_value<=2;8'b0111_1110:key_value<=3;8'b1011_0111:key_value<=4;8'b1011_1011:key_value<=5;8'b1011_1101:key_value<=6;228'b1011_1110:key_value<=7;8'b1101_0111:key_value<=8;8'b1101_1011:key_value<=9;8'b1101_1101:k

7、ey_value<=10;8'b1101_1110:key_value<=11;8'b1110_0111:key_value<=12;8'b1110_1011:key_value<=13;8'b1110_1101:key_value<=14;8'b1110_1110:key_value<=15;endcaseendendVerilog顶层原理图：第四部分设计体会及心得一、设计过程中遇到的问题及解决