芯片管脚排列图整理

《芯片管脚排列图整理》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、附录7常用集成电路引脚排列一、集成运算放大器附录图7.1LM741附录图7.2LM324附录图7.3LM358附录图7.40P07二、集成比较器三、集成功率放大器附录图7.5LM339附录图7.6LM311附录图7.7LM386附录图7.8LM380四、555时基电路附录图7.9556双时基电路附录图7.10555时基电路五、74系列TTL集成电路附录图7.1374LS04六反相器附录图7.1474LS08四2输入正与门附录图7.1174LS00四2输入附录图7.1274LS02四2正与非门输入正或非门附录图1774LS

2、14六反附录图1874LS27三输入相器施密特触发器正或非门附录图1574LS10三3输入附录图1674LS13双4输入正正与非门与非门（有施密特触发器）附录图1974LS32四2输入附录图2074LS86四异或门正或门附录图7.2174LS42、74145附录图7.2274LS46、47、48、4线–10线译码器247、248249BCD七段译码器/驱动器附录图2374LS73双下降附录图2474LS74双上升沿D沿JK触发器触发器附录图2574H78双主从JK触发器附录图2674LS90十进制异步计数器（公共时钟、公

3、共清除）附录图2774LS1383线–8线附录图.2874LS139双2译码器线–4线译码器附录图2974LS160十进制附录图3074LS190十进制同步计数器同步加/减计数器附录图3174LS192十进制同步附录图3274LS1944位双向加/减计数器（双时钟）移位寄存器（并行存取）74LS1934位二进制同步加/减计数器（双时钟）附录图7.334001四2输附录图7.344002双4入正或非门输入正或非门六、CMOS集成电路附录图.374013双主从附录图384017十进制计数/型D触发器脉冲分配器附录图7.354

4、011四2输入附录图7.364012双4输正与非门入正与非门附录图7.414071四附录图7.424070四异输入正或门或门附录图7.394022八进制计附录图7.404023三3输数/脉冲分配器入正与非门附录图7.4540106六施附录图7.464082双4输入密特触发器正与门附录图7.434066四双向附录图7.444069六模拟开关反相器附录图7.4940192十进制同步加附录图7.5040194双向移位/减计数器（双时钟）寄存器（并行存取）40193四位二进制加/减计数器（双时钟）附录图7.4740110计数/附

5、录图7.4840160锁存/七段译码/驱动器十进制同步计数器附录图514511二进制七段附录图5245128选1数据选择器译码器附录图534027双JK触发器附录图7.544025三3输入正或非门CD4060引脚排列CD40110引脚排列TMS320F2812PGFS相关技术应用其它信息：高性能的静态CMOS技术；150MHz(6.57ns周期时间)；低功耗(1.8V核，135MHz；1.9V核，150MHz；3.3VI/O)设计；3.3VFlash编程电压；片上存储；达到128K×16闪存(8×4K和6×16K扇区)；

6、2K×16OTPROM；L0和L1：2个4K×16单存取RAM块；H0：1个8K×16单存取RAM块；M0和M1：2个1K×16单存取RAM块；引导ROM(4K×16)，软件引导模块；标准匹配图标；时钟和系统控制；提供动态PLL系数改变；片上振荡器；看门狗计时器模块；3个外部中断；提供45个外围设各中断；128位安全性开关/上锁；保护Flash/OTP和L0/L1单存取RAM；主要控制外围设各；2个事件管理器(EVA，EVB)；与240×A驱动器兼容；3个32位CPU计时器；外围设各串行端口；串行外围设备中断；2个串行通

7、信中断，标准UART；加强控制器区域网络；具有SPI模式的多通道缓冲串口(McBSP)；12位模数转换器，16通道；2×8通道输入多工器；2个采样保持；单个转换时间：200ns；管道转换时间：60ns；多达56个单独可编程，多路通用输入/输出(GPIO)引脚；先进的仿真功能；分析与断点功能；开发工具包括：ANSIC/C＋＋编译器/汇编器/连接器；DSP/BIOSTM；JTAG扫描控制器；评估模块；支持广泛的第三方合作数字电机控制；低功率模式，并节省电源；支持空闲，待机，停止模式；禁用个别外围设备时钟；封装选项：具有外部存

8、储接口的176引脚的低轮廓四方扁平封装；温度选项：A：－40～85℃(GHH，ZHH，PGF，PBK)；S/Q：－40～125℃(GHH，ZHH，PGF，PBK)