基于fpga的机载视频显示系统的低功耗设计

基于fpga的机载视频显示系统的低功耗设计

ID:20608751

大小:59.00 KB

页数:8页

时间:2018-10-14

基于fpga的机载视频显示系统的低功耗设计_第1页
基于fpga的机载视频显示系统的低功耗设计_第2页
基于fpga的机载视频显示系统的低功耗设计_第3页
基于fpga的机载视频显示系统的低功耗设计_第4页
基于fpga的机载视频显示系统的低功耗设计_第5页
资源描述:

《基于fpga的机载视频显示系统的低功耗设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、基于FPGA的机载视频显示系统的低功耗设计摘要:机载视频显示系统需要完成对视频信号的实时低功耗处理,采用Xilinx公司新推出的Kintex7系列FPGA作为核心处理器,并搭载高倍读/写速率的DDR3,实现了对PAL及DVI视频信号的编解码、旋转缩放等处理,系统电路设计模块化,具有较强的灵活性和扩展性。在此设计了一种基于FPGA的低功耗显示系统的硬件架构,测试结果显示,与上一代以Virtex5FPGA为核心的视频显示系统相比,其功耗降低了约9W。关键词:低功耗;FPGA;机载视频显不;实时处理中图分类号:TN911.73734;T

2、P274文献标识码:A文章编号:10047373X(2015)12?0089?03为了使飞行员能够更加准确全面地获取飞行过程中所需的各种信息,机载显示系统需要显示的信息越来越多[1]。显示系统作为飞机与飞行员之间交互的重要桥梁,将各种飞行参数以生动具体的视觉形式显示在显示器上,飞行员通过读取这些信息,从而做出及时反应。这就要求系统具有非常高的处理速度,导致采用的视频处理算法复杂,因此加重了系统的功耗负担。国内外采用的主流方案功耗较大,无法保证系统长时间稳定工作。因此,研宄低功耗的机载视频显示系统具有较好的实际意义。1显示系统总体架

3、构本文提出的低功耗显示系统是基于FPGA的硬件设计架构[2]。该系统通过PCI?e总线接收上层CPU发送的指令,主要完成外部视频采集、视频及字符图形的处理、视频发送等操作。视频处理主要包括视频缩放、旋转及图形叠加等处理。为了尽可能地降低整个系统的功耗,核心处理器FPGA及外围视频编解码器均选择带有低功耗配置的芯片。采用Xilinx公司最新推出的Kintex7系列FPGA作为核心处理器,该FPGA采用28nm工艺制造,与相似密度40nm器件相比,功耗降低一半,利用其丰富的逻辑资源和IP核资源[3]并配合以相应的外围辅助电路模块,构建

4、出一个灵活、可重构的机载视频显示系统。硬件部分主要还包括视频编/解码模块、DDR3视频缓存模块、FLASH存储模块。FPGA视频接口主要有:DE(DataEnable,显示数据有效信号)、HS(HorizontalSynchronization,行同步信号)、VS(VerticalSynchronization,场同步信号)、CLK(像素时钟)和像素数据线。将视频数据和控制信号连接到Kintex7的管脚,通过FPGA处理后再通过编码器输出到显示屏上,系统总体架构如图1所示。2低功耗视频采集与缓存模块2.1视频采集模块视频米集电路是

5、显不系统的核心电路,通过航空插件接收上层CPU发送的视频数据,将获取的数据经解码后传送给FPGA,完成相应的处理。系统采用ADV7180[4]作为PAL视频解码芯片。该芯片是ADI公司生产的一款通用性很强的视频解码芯片,能将兼容国际标准NTSC或PAL的模拟视频信号转换成符合ITU7RBT.656格式的16b数字视频数据。ADV7180芯片是一个功耗极低的视频解码器,供电电压为1.8V,典型功耗约为0.3W,休眠状态功耗仅为15UW,因此是低功耗视频采集电路的理想选择。该芯片主要性能如下:(1)支持I2C总线接口,可以FPGA对其

6、进行内部寄存器配置;(2)具有低功耗模式配置管脚,可以根据上层CPU控制指令将芯片置休眠状态;(3)内部具有精确的10位ADC可以提供专业品质的视频性能。图2为ADV7180解码设计电路。DVI解码芯片采用TI公司的TFP401A[5],该芯片最高支持到1080P和WUXGA分辨率,输出像素时钟最高到165MHz。芯片支持DVI标准规范,支持24b/PIXEL真彩。内核电压为1.8V,外围接口电压为3.3V,典型功耗为1.2W,休眠状态功耗仅为115mW。3为TFP401A解码设计电路,其中输入的RX[2:0]+/-和RXC+/-

7、为经过串/并转换编码的4路TMDS信号,输出的信号主要有偶像素信号QE[23:0],像素时钟ODCK、像素有效DE、行/场同步(HSYN/VSYN)和同步检测SCDT等。芯片通过检测DE信号的状态变化来确定链路的激活状态。解码器的同步检测指示信号端(SCDT)可以直接和其输出驱动器电源控制端(PDO)相接,这样就可让芯片自动根据TMDS链路的激活情况来管理输出驱动器的电源供给。图3为TFP401A解码设计电路。2.2视频缓存模块系统需要对输入的视频进行叠加字符及帧速率转换等处理,因此需要对输入的视频数据进行缓存。选用Micron公

8、司的DDR3SDRAM芯片MT41J64M16作为缓存[6],相比上一代DDR2,在同等读/写速率下功耗降低了30%。该芯片的供电电压为1.5V,存储容量为128MB,读/写速率为800Mb/s,而需要处理的一帧最高分辨率视频占据约32Mb存储空间

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。