八位十进制计数器设计

八位十进制计数器设计

ID:20460635

大小:1014.75 KB

页数:13页

时间:2018-10-13

八位十进制计数器设计_第1页
八位十进制计数器设计_第2页
八位十进制计数器设计_第3页
八位十进制计数器设计_第4页
八位十进制计数器设计_第5页
资源描述:

《八位十进制计数器设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、《EDAVHDL»题目:八位十进制计数器设计学年:学期:专业:班级:学号:姓名:指导教师:时间:年月日〜年月日1.设计任务书1.1设计目的1.2设计要求2.设计框图及整体概述错误!未定义书签。错误!未定义书签。错误!未定义书签。33.各单元电路的设计方案及原理说明44.结果分析55•体会和以吉6附录一、电路设计图83.各单元电路的设计方案及原理说明44.结果分析55•体会和以吉6附录一、电路设计图8一、设计任务书1.1设计目的系统提供一个50MHZ的时钟,要求用EDA软件设计一个8位计数器,同时有一个8位显示灯,当灯亮一次,数码管上就记一次数。通过做此计数

2、器,知道分频的概念,并且知道如何分频,同时知道什么是数码管的动态显示,怎么做出数码管的动态显示。还有就是对传感器采集系统的复习,并且掌握EDA的软件的熟练操作。1.2设计要求通过芯片对脉冲进行计数,然后八位数码管显示,并且包括稳压电源以及传感器模块。、设计框图及整体概述4个二位计数器组合为八位计数器汁数/译码/驱动数码管显示2.1、主要芯片及作用7448:7448七段显示译码器输出高电平有效,用以驱动共阴极显示器。该集成显示译码器设有多个辅助控制端,以增强器件的功能。7448的功能表如表5.3.4所示,它有3个辅助控制端LT、RBI、BI/RBO。7439

3、0:有两组输入端:1CLR、1CLKA、1CLKB为一组,2CLR、2CLKA、2CLKB为另外一组;两组输出端:1QA、1QB、1QC、1QD为一组,2QA、2QB、2QC、2QD又为另外一组。其中开头为1的为一组,开头为2的又一组,CLR端为清零端,高电平清零,CLK为输入脉冲端,上升沿使芯片计数,且芯片74390有过9(即输出超过1001)自动清零功能。2.2、设计原理说明数字频率计是专门用于测量交流信号周期变化速度的一种仪器,频率的定义是每秒时间内交流信号(电压或电流)发生周期性变化的次数。因此频率计的任务就是要在1秒钟时间内数出交流信号从低电平到

4、高电平变化的次数,并将测得的数据通过数码管显示出来。三.各单元电路的设计方案及原理说明3.1二位十进制计数器模块2位十进制计数器的设计电路(上如图所示,输入端end为使能端,接高电平计数有效,低电平无效;输入端CLK为时钟输入端,上升沿计数;输入端CLR为清零端,高电平有效。输出端为q[3..O]与q[7..4],输出已经记到的数;进位端count显示是否有进位,高电平表示有进位,低电平表示无进位。该2位十进制计数器可以实现00~99的计数。二位计数器仿真2位十进制计数器设计电路的功能仿真图如图所示,使能端end接高电平使计数器可以计数,输入端CLK接时钟

5、脉冲,上升沿计数,清零端CLR接低电平,不清零。该电路可以实现00~99(即0(X)0⑻⑻〜10011001)的计数。3.25V稳压电源用变压器进行交流降压,然P经过桥式整流器整成脉动直流,并用大电容C3座平消滤波后送到7805三端稳压器稳成5V输出,并用大电容C6作进一步的平滑滤波,得到更好的直流输出。两个小电容C4和C5是为了旁路电源中的高次谐波而用的。这些高次谐波电解电容是滤不掉的,因为它本身的潜布电感较大,会阻碍高频成分的通过,所以用两个小电容,进行谐调。3.3传感器采集模块红外传感系统是用红外线为介质的测量系统,按照功能可分成五类,按探测机理可分

6、成为光子探测器和热探测器.红外传感技术已经在现代科技、国防和工农业等领域获得了广泛的应用。结果分析通过数据的输入以及软件测试,最终仿真成功,具体请查看附录下的仿真图(第10页)。五、体会和总结通过本次EDA课程设计,让我更进一步的熟悉了VHDL技术,了解了其屮的奥秘,同时,在做8个LK)灯循环显示和数码管的计数显示的过程屮,遇到了很多的困难,但从这些困难屮,我也受益匪浅,有困难才会提高,这样自己才能学到更多的东西。在本次课程设计中,让我学到了不少知识,知道了什么叫数码管的动态显示,更深一步了解了数码管的显示原理,以前在做实验时,只知道按照实验指导书上一步一

7、步按部就班的做,有些地方根本就没有深刻的理解,虽然在实验时也遇到8个数码管显示同时显示一个数,但是根本没有想为什么会是这样,但通过此次课程设计,真正的了解了数码管是如何显示的。此次课程设计,令我感到最头痛的是程序的编译中出现的问题,在以前做实验时,由于程序不会很长,所以编译中出现的问题会很容易解决,但课程设计屮的程序比平常做的要长得多,不过在查找程序的错误中,是我能更深刻了解VHDL的使用规则,深刻理解其中的逻辑关系,例如在我设计计数器进位时,个位巾0加到9,之后会产生进位,而有我开始的设计是先显示19,后显示10,显然,是我程序中的逻辑关系有为题,通过看

8、程序和波形,并IL一步步的分析逻辑关系,终于搞清楚了出错的地方,使

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。