简谈示波器的触发

《简谈示波器的触发》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、示波器的触发1.触发概述触发的定义：按照需求设置一定的触发条件，当波形流中的某一个波形满足这一条件时，示波器即时捕获该波形和其相邻部分，并显示在屏幕上。触发的作用：保证每次时基扫描或采集的时候，都从输入信号上满足定义的触发条件处开始，这样每一次扫描或采集的波形就同步，可以使每次捕获的波形相重叠，从而显示稳定的波形。即：捕获感兴趣的信号；稳定显示。用于：对单次信号进行捕获，对重复信号中的异常波形隔离捕获，对周期性信号进行稳定的显示等。如果没有触发，每一屏的显示都不同，如图1所示。当示波器快速刷新的时候，看到的信号是混叠的，

2、没有稳定的图像，无法观察和测量。图1无触发的图像触发是数字示波器区别于模拟示波器的最大特征之一。模拟示波器只有简单的边沿触发。没有存储单元，触发只是示波器显示波形的一个起始信号，只定义了波形的起点。而数字存储示波器把模拟信号数字化，由于有数据存储，并可以定义触发点在内存中的位置，可以看到触发之前的波形，可以设置更多更复杂的触发类型，满足不同特征波形的触发和观察。2.触发设置2.1触发源触发源决定触发信号从哪里获得。多数情况下，触发信号来自输入信号本身。触发电路与被测信号处理电路是并行结构，所以触发电路并不会影响到被测信号

3、的数字化处理，也就决定了触发信号不光可以从被测信号引入，还可以通过其他通道、外触发通道等引入。若示波器具有外部触发输入端，那么它上面连接的信号则可以驱动触发电路时示波器触发。若想要观察与电源有关的干扰信号，可以使用电源触发。2.2触发点为了观察特定波形之前发生的更多事件，把触发点往显示窗口右方推移一段时间，即是预触发。为了了解特定波形之后发生的更多事件，把触发点往显示窗口左方推移一段时间，即是延迟触发。另外，将触发点向左移可充分利用示波器的存储空间。一般将触发点设置在中间位置以方便观察和调节，因为示波器的波形扩展时是以触

4、发点为对称点展开的。2.3触发释抑有时，为了使示波器能在信号的正确部分触发并不容易。许多示波器采用专门特性，简化了任务。触发器释抑时间是发生正确触发后的一段时间，在这段时间内，示波器不能触发。当触发源是复杂波形的时候，该特性能发挥作用。其结果是，只有在适当的触发点示波器才能触发。图2解释了如何使用触发释抑特性来显示有用波形。图2触发释抑2.3触发电平触发电平是指信号需要达到该电平才能被触发。设置任何触发条件都需要有一个具体的触发电平。触发电平定义了信号是否为满足触发条件的“事件”。在上升沿触发时,只有该上升沿在上升的过程

5、中达到触发电平的位置才认为是“事件”从而被“隔离”在触发点。很多触发方式的条件都是相对于触发电平而言。比如脉宽触发，触发电路识别的宽度（时间间隔）并不是上升沿的50%到下一个上升沿的50%，而是触发电平穿越两个上升沿的交叉点之间的时间间隔1.触发模式触发模式决定示波器是否按照信号的条件描绘波形。有以下模式：1.自动：不管是否满足触发条件，都实时刷新波形，这时候示波器的屏幕上的波形通常看起来是“晃动”的2.正常：满足触发条件才触发，否则波形会静止不动，并且等待下一次触发3.单次：仅捕获第一次满足触发条件的波形，捕获后就停止

6、。4.滚动：强制让波形静止不动2.触发电路4.1模拟部分数字示波器一般采用的触发电路结构是DSP+FPGA+DAC+比较器如图3所示。首先，DSP根据用户设置计算触发电平值并传递给FPGA；然后，FPGA按此触发电平值对DAC进行配置，控制DAC输出正确的触发电平到比较器；最后，比较器完成与触发信号的比较，产生驱动数据采集系统的触发信号。图3触发电路图4.2数字部分触发信号控制采集——FPGA、FIFO实现。采集的数字化信号遵循先进先出的原理存储到示波器内存（FIFO）中去。采集满预触发深度之前，存储器只进不出；采满预触

7、发深度之后，触发信号到来之前，存储器边出边进；触发到来之后，存储器只进不出，直到存满存储深度为止；存满之后，存储器只出不进，取出数据画波形并显示。存储器起点到触发点这段时间记录的波形数据就是触发前的波形信息，即预触发。而触发点到存储器终点的波形称之为后触发。1.触发类型5.1边沿触发边沿触发是当被测信号的电平变化方向与设定相同（上升沿或下降沿），其值变化到与触发电平相同时，示波器被触发，并捕获波形。边沿触发是最常用、最简单、最有效的触发方式。边沿触发器的工作原理为：首先预设触发电平和触发沿，触发源信号与触发电平通过比较器

8、进行比较，当触发源信号穿越触发电平后，比较器输出信号迅速改变，产生一个触发信号。如图4所示。图4边沿触发5.2脉宽触发脉宽触发是将一个特定宽度的脉冲信号作为触发信号，假设设定时间为T，通常是把触发条件设定为四种，分别为脉冲宽度“>T”、“