eda技术的发展与应用19754new

eda技术的发展与应用19754new

ID:20099432

大小:25.00 KB

页数:5页

时间:2018-10-08

eda技术的发展与应用19754new_第1页
eda技术的发展与应用19754new_第2页
eda技术的发展与应用19754new_第3页
eda技术的发展与应用19754new_第4页
eda技术的发展与应用19754new_第5页
资源描述:

《eda技术的发展与应用19754new》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、20世纪后半期,随着集成电路和计算机技术的发展,数字系统也得到了飞速发展,其实现方法经历了由分立元件、SSI、MSI到LSI、VLSI以及UVLSI的过程.同时为了提高系统的可靠性与通用性,微处理器和专用集成电路(ASIC)逐渐取代了通用集成硬件LSI电路,而在这两者之间,ASIC以其体积小、重量轻、功耗低、速度快、成本低、保密性好而脱颖而出.总的来说,ASIC的制作可粗略地分为掩膜式方法和现场可编程方法两大类.目前,业界大量可编程器件(PLD),尤其是现场可编程逻辑器件(CPLD/FPGA)被大量地应用在ASIC的制作中.在可编程集成

2、电器开发过程中,电子设计自动化(EDA)技术应运而生.EDA技术的出现,不仅为电子系统设计带来了一场革命性的变化,从某种角度说,也成为其发展的必然.下面论述EDA技术的发展和基本特征以及在电子技术设计中的地位和作用.  1 EDA技术发展概述  EDA是以计算机为平台,融合了应用电子技术、计算机技术、智能化技术最新成果而研制的电子CAD通用软件包,主要辅助进行三方面的工作:IC设计、电子线路设计以及PCB设计.回顾近30年电子设计技术的发展历程,可将EDA技术分为三个阶段:20世纪70年代为CAD阶段,人们开始用计算机辅助进行IC版图编

3、辑、PCB布局布线,取代了手工操作,产生计算机辅助设计的概念.20世纪80年代为CAE阶段,与CAD相比,除了纯粹的图形设计功能之外,又增加了电路功能设计和结构设计,并且通过电器连接网络表将二者结合在一起,实现了工程设计,这就是计算机辅助设计的概念.CAE的主要功能是:原理图输入,逻辑图仿真,电路分析,自动布局布线,PCB分析.20世纪90年代为EDA阶段,尽管CAD/CAE技术取得了很大的成功,但并没有把人们从繁重的劳动中解放出来.在整个设计过程中,自动化和智能化程度还不高,各种软件界面千差万别,学习使用困难,互不兼容,直接影响到设计

4、环节的衔接.基于以上环节不足,人们开始追求:贯彻整个设计过程的自动化,这就是EDA即电子系统设计自动化.  2 EDA技术的基本特征及实验室配置  EDA代表了当今电子设计技术发展的方向,它的基本特征是:设计人员按照“自顶向下”的设计方法,对整个系统进行方案设计和功能划分,系统的关键电路用一片或几片专用集成电路(ASIC)实现,然后采用硬件描述语言(HDL)完成系统设计,最后通过综合器和适配器生成最终的目标器件.这样的设计方法被称为高层次的电子设计方法,下面介绍与EDA基本特征有关的几个概念.  2.1 “自顶而下”的设计方法  10年

5、前,电子设计的基本思路还是选择标准的集成电路“自底向上”(Bottom-Up)地构造出一个新的系统.这样的设计方法如同一砖一瓦建造楼房,不仅效率低、成本高而且容易出错.高层次的设计给我们提供了一种“自顶向下”(Top-Down)的全新设计方法,这种方法首先从系统入手,在顶层进行功能方框图的划分和结构设计.在方框图一级进行仿真、纠错,并用硬件描述语言对高层的系统进行描述,在系统一级进行验证.然后用综合优化工具生成具体的门电路网表,其对应的物理实现级可以是印刷电路板或专用集成电路.  由于设计的主要仿真和调试过程是在高层次上完成的.这既有利

6、于早期发现结构设计上的错误,避免设计工时的浪费,同时也减少了逻辑功能仿真的工作量,提高了设计的一次成功率.  2.2 ASIC设计  现在电子产品的复杂程度日益加深,一个电子系统可能由数万个中小集成电路构成,这就带来了体积大、功耗大、可靠性差的问题,解决这一问题的有效方法就是采用ASIC芯片进行设计.ASIC按照设计方法的不同可分为全定制ASIC,半定制ASIC,可编程ASIC(也成为可编程逻辑器件).  设计全定制ASIC芯片时,设计人员要定义芯片上所有晶体管的几何图形和工艺规则,最后将设计结果交由IC厂家掩膜制造完成.优点是:芯片可

7、以获得最优的性能,即面积利用率高、速度快、功耗低.缺点是:开发周期长,费用高,只适合大批量产品开发.  半定制ASIC芯片的版图设计方法有所不同,分为门阵列设计方法和标准单元设计方法.这两种设计方法都是约束性设计方法,其主要目的就是简化设计,以牺牲芯片性能为代价来缩短开发时间.可编程逻辑器件自20世纪70年代以来,经历了PAL、GAL、CPLD、FPGA几个发展阶段,其中CPLD/FPGA属于高密度逻辑器件,目前集程度已高达200万门/片,它将掩膜ASIC集程度高的优点和可编程逻辑器件设计生产方便的特点结合在一起,特别适合于样品研究或小

8、批量产品开发,使产品能以最快的速度上市,而当市场扩大时,它可以很容易的转由掩膜ASIC实现,因此开发风险也大为降低.上述ASIC芯片,尤其是CPLD/FPGA器件,已成为现代高层次电子设计方法的实现载体.-

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。