欢迎来到天天文库
浏览记录
ID:20056021
大小:1.09 MB
页数:49页
时间:2018-10-09
《计算机组成原理》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、计算机硬件系统组成(章节分配)运算器控制器主存储器输入设备输出设备总线和I/O接口高速缓存虚拟存储器(磁盘设备)第一部分(2,3章)第二部分(5,6章)第三部分(4,7,8章)第四部分(9,10章)第2章计算机的逻辑部件(目录部分)2.1计算机中常用的组合逻辑电路2.2时序逻辑电路2.3阵列逻辑电路2.4习题与作业第2章计算机的逻辑部件(常用组合逻辑电路)组合电路:输出仅由输入决定,与电路当前状态无关;电路结构中无反馈环路(无记忆)第2章计算机的逻辑部件(常用组合逻辑电路)三态电路异或门及应用3加法器4算术逻辑单元5译码器6数据选择器第2章计算机的逻辑部件
2、(2.1.1三态电路)三态电路(三态输出门):总线接口电路。TS门是ThreeStateOutputGate的缩写,是计算机中广泛使用的特殊门电路。三态门在工作状态下,输出可为逻辑“1”和逻辑“0”。在禁止态下,输出高阻抗(Z状态)表示输出端悬浮,此时该门电路与其它门电路无关。第2章计算机的逻辑部件(2.1.1三态电路)三态反相门功能表EN=0EN=1Y高阻态三态门的应用①数据总线结构只要控制各个门的EN端轮流为1,且任何时刻仅有一个为1,就可以实现各个门分时地向总线传输。②实现数据双向传输EN=1,G1工作,G2高阻,A经G1反相送至总线;EN=0,G1
3、高阻,G2工作,总线数据经G2反相从Y端送出。第2章计算机的逻辑部件(2.1.1三态电路)异或门AB=AB+AB真值表:ABY000011101110相同为0不同为1同或门AB=AB+AB真值表:ABY001010100相同为1不同为0111异或门的应用第2章计算机的逻辑部件(2.1.2异或门及其应用)可控原/反码输出电路半加器数码比较器奇偶检测电路第2章计算机的逻辑部件(2.1.3加法器)加法器是计算机基本运算部件之一.不考虑进位输入时,两数码Xn、Yn相加称为半加.Hn=Xn·Yn+Xn·Yn=Xn⊕Yn(2.10)图2.11半加器的功能表和逻辑图全加
4、和Fn和进位输出Cn的表示式分别为:Fn=XnYnCn-1+XnYnCn-1+XnYnCn-1+XnYnCn-1Cn=XnYnCn-1+XnYnCn-1+XnYnCn-1+XnYnCn-1若考虑低位进位输入Cn-1相加,则称为全加器。简单串行级联的4位全加器如下图所示:将4个全加器相连可得4位加法器,但其加法时间长。因为其位间进位是串行传送的。本位全加和Fi必须等低位进位Ci-1来到后才能进行,加法时间与位数有关。只有改变进位逐位传送的路径,才能提高加法器工作速度。1111+0001解决办法之一是采用“超前进位产生电路”来同时形成各位进位,从而实行快速加法
5、。我们称这种加法器为超前进位加法器。根据各位进位的形成条件,可分别写出Ci的逻辑表达式:C1=X1Y1+(X1+Y1)C0形成C1的条件:1.X1,Y1均为1;2.X1,Y1任意为1且C0为1即:形成C2的条件:1.X2,Y2均为1;2.X2,Y2任意为1且X1,Y1均为13.X2,Y2任意为1同时X1,Y1任意为1且C0为1即:C2=X2Y2+(X2+Y2)X1Y1+(X2+Y2)(X1+Y1)C0(2.14)C4=X4Y4+(X4+Y4)X3Y3+…..(X1+Y1)C0C3=X3Y3+(X3+Y3)X2Y3+…..(X1+Y1)C0定义:Pi=Xi+
6、Yi称为进位传递函数Gi=Xi·Yi称为进位产生函数下面引入进位传递函数Pi,(pass)进位产生函数Gi的概念(generate)Gi的意义是:当XiYi均为“1”时定会产生向高位的进位.Pi的意义是:当Xi和Yi中有一个为“1”时,若同时低位有进位输入,则本位也将向高位传送进位.(2.18)(2.19)(2.16)(2.17)将Pi,Gi代入Ci得到:C1=G1+P1C0C2=G2+P2C1=G2+P2(G1+P1C0)=G2+P2G1+P2P1C0C3=G3+P3G2+P3P2G1+P3P2P1C0C4=G4+P4G3+P4P3G2+P4P3P2G1
7、+P4P3P2P1C0(2.20)当全加器的输入均取反码时,它的输出也均取反码。(应用反演律采用与非、或非、与或非表示)将上式改写成如下:C1=P1+G1C0C2=P2+G2P1+G2G1C0C3=P3+G3G2+G3G2P1+G3G2G1C0C4=P4+G4P3+G4G3P2+G4G3G2P1+G4G3G2G1C0由Pi、Gi定义,也可把半加和改写成以下形式:Hi=PiGi(2.28)(2.24)(2.25)图2.14四位超前进位加法器第2章计算机的逻辑部件(加法器)思考题1.设有n位数据相加,采用串行进位方法,设低位向高位的进位延迟时间为t1,1个全
8、加器完成加法的时间为t2,那么一次加法运算需要的时间为————。(
此文档下载收益归作者所有