资源描述：
《asicdesign1复旦大学专用集成电路课件(共5个)》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、专用集成电路设计方法俞军Tel:53085050Email:yujun@fmsh.com.cn课程安排专用集成电路概述1周ASIC的设计流程和设计方法(重点)设计描述,设计流程1周设计策略,综合方法1周设计验证,ASIC设计中的考虑因素1周深亚微米设计方法和设计技术以及EDA技术的发展1周课程安排专用集成电路的测试方法Design-for-TestBasics2周可编程ASIC可编程ASIC器件的结构,资源,分类和开发系统1周Xilinx,Altera可编程器件2周第一章专用集成电路概述1.1通用集成电路和专用集成电路通用集成电路:市场上能买到的具有通用功能的集
2、成电路74系列,4000系列,Memory,CPU等专用集成电路ASIC(ApplicationSpecificIntegratedCircuits)SUNSPARCWorkstation中的9块电路,某些加密电路等第一章专用集成电路概述专用标准电路ASSP(Application-SpecificStandardProducts)Modem芯片,DVDdecoder,VCDdecoder,audioDAC,MotorServoDSP等第一章专用集成电路概述1.2集成电路发展简史第一章专用集成电路概述1.3专用集成电路的类型及特点分为三类全定制（FullCust
3、om）半定制（Semi-Custom）可编程(Programable)第一章专用集成电路概述1.3.1全定制（FullCustom）生产上不预加工设计上无预处理和预编译的单元库，全人工版图设计1.3.2基于单元的ASIC（Cell-BasedASIC）是利用预先设计好的单元进行版图设计的，有两种类型，一种是标准单元（StandardCell）另一种单元称为宏单元（Macro）或核心（Core）单元。第一章专用集成电路概述1.3.2基于门阵的ASIC（GateArrayASIC1.3.4可编程逻辑器件PLD(ProgrammableLogicDevice)PALG
4、ALPLAFPGACPLD第一章专用集成电路概述1.3.5各种ASIC类型的优缺点比较第一章专用集成电路概述1.4集成电路设计和制造过程设计过程制定规范(SPEC)系统设计(SystemDesign)电路设计(CircuitDesign)版图设计(LayoutDesign)制造过程制版掩膜版制造(MASK)流片(Fab)光刻,生长,扩散,掺杂,金属化,蒸铝等产生Pn结,NPN结构,MOS电阻,电容等第一章专用集成电路概述制造过程测试(Testing)以Spec和TestVector为标准检测制造出的芯片是否满足设计要求封装(Packaging)磨片划片(Sawi
5、ng)键合(WireBonding)包封(Packaging)形式：DIP,QFP,PLCC,PGA,BGA,FCPGA等集成电路设计过程第一章专用集成电路概述1.5ASIC技术现状和发展趋势摩尔规律:每十八个月,集成度增加一倍,速度上升一倍,器件密度上升一倍第一章专用集成电路概述专用集成电路预测与发展SOC(Systemonachip)工艺(Process)由0.35um,0.25um,0.18um进入0.13um,0.10um即高速,低压,低功耗EDA设计工具与设计方法必须变革以适应深亚微米工艺的发展(如SinglePass,PhysicalSynthesi
6、s等)可编程器件向更高密度,更大规模和更广泛的领域发展(如MixedSignal)MCMAnalog电路--高速,高精度,低功耗,低电压ASIC产品的发展动向内嵌式系统(EmbededSystem)(自动控制,仪器仪表)计算机,通讯结合的系统芯片(CableModem,1G)多媒体芯片(MpegDecoderEncoder,STB,IA)人工智能芯片光集成电路第二章ASIC设计流程和方法2.1概述设计过程分电路设计---前端设计版图设计---后端设计设计流程(方法)分自底向上(BottomUp)自顶向下(TopDown)数字集成电路设计行为方面结构方面物理方面第
7、二章ASIC设计流程和方法2.1概述设计策略设计描述自动化设计的综合方法设计验证方法深亚微米设计方法和EAD工具的发展第二章ASIC设计流程和方法2.2设计描述描述方面行为描述结构描述物理描述设计抽象的层次系统算法级寄存器传输级(RTL级)逻辑级和电路级最低层的晶体管级电路第二章ASIC设计流程和方法2.2.1.硬件描述语言HDL(HardwareDescriptionLanguage)VHDLVHDL描述能力强，覆盖面广，可用于多种层次的电路描述，VHDL的硬件描述与工艺技术无关，·不会因工艺变化而使描述无效。VHDL支持设计再利用(Reuse)方法，支持超大
8、规模集成电路设计的分解和
