5-中断技术-7.3

5-中断技术-7.3

ID:19903359

大小:1.81 MB

页数:58页

时间:2018-10-07

5-中断技术-7.3_第1页
5-中断技术-7.3_第2页
5-中断技术-7.3_第3页
5-中断技术-7.3_第4页
5-中断技术-7.3_第5页
资源描述:

《5-中断技术-7.3》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、微机接口技术模块五中断技术7.3高级可编程中断控制器APIC从Pentium开始,微机系统中引入了高级可编程中断控制器APIC(AdvancedProgrammableInterruptControllers)。在Pentium4和Xeon之后,APIC串行总线放到了CPU系统总线中,不再采用单独的APIC总线。APICAPIC系统由本地APIC、IOAPIC和APIC串行总线组成。APIC的优点APIC可以用于单CPU和多CPU系统中。支持多处理器,使外部中断能被有选择地交给某一个CPU来处理

2、解决了使用8259中断控制器所带来的中断共享、中断优先级不易控制等问题。本地APIC与IOAPIC每个处理器中集成了一个本地APIC,而IOAPIC是系统芯片组中一部分,APIC总线负责连接IOAPIC和各个本地APIC。本地APIC接收该处理器产生的本地中断(例如时钟中断等),以及由该处理器产生的处理器间中断,并从APIC串行总线接收来自IOAPIC的消息;IOAPIC负责接收所有外部的硬件中断,并翻译成消息选择发给接收中断的处理器。IPI(Inter-processorInterrupt)C

3、PU利用处理器间中断IPI,可以将一个外部中断交给另一个CPU来处理,也可以在CPU之间发布消息,或者实现抢占式调度。CPU通过彼此发送中断来完成它们之间的通信。7.3.1本地APICAPIC功能也可以被关闭,此时,由8259来处理中断。CPU的本地APIC有2个输入管脚LINT0和LINT1。在关闭APIC功能时,LINT0连接到INTR,LINT1连接到NMI。本地APIC本地APIC包含了8259和8254的功能。它能响应以下几种中断:系统中断:I/OAPIC送来的系统中断请求,由I/OA

4、PIC交给中断请求指定的目标处理器处理;处理器间中断:经APIC总线(或系统总线)送来的处理器间中断请求(IPI);本地中断:本地APIC产生的系统中断请求(计时器、LINT0/LINT1、性能监控、温度传感器、错误)。本地中断只能由该CPU处理。一、中断发布方式本地APIC的中断发布方式分为静态和动态两种。在静态方式下,中断消息无条件地提交给某一个CPU;在动态方式下,中断消息提交给最低优先权的CPU或焦点CPU(已接受或正在处理该中断)。二、IA32_APIC_BASE寄存器在模式专用寄存器

5、(ModelSpecificRegister)中,有一个IA32_APIC_BASE寄存器,其索引为1BH。CPU通过它来配置和控制本地APIC,例如允许、禁止本地APIC、设置本地APIC寄存器的基地址。IA32_APIC_BASEIA32_APIC_BASE寄存器的格式如图7‑22所示。E=1时,启用本地APIC。BSP=1时,此CPU为引导处理器,=0时,为应用处理器。在多CPU系统中,只能有一个引导处理器。IA32_APIC_BASE本地APIC寄存器是多个寄存器的集合,其基地址由IA3

6、2_APIC_BASE指定,使用4KB存储器空间。一般为FEE00000H。本地APIC寄存器按照16字节的边界来访问。三、局部向量表LVT (LocalVectorTable)偏移为320H-370H的6个本地APIC寄存器构成局部向量表LVT,分别代表6种中断:计时器中断温度传感器中断性能监控中断LINT0中断、LINT1中断错误中断。LVT中各个寄存器的格式如图7‑23所示。局部向量表LVTD16屏蔽位等于1时,对应的中断类型被屏蔽。D15触发位等于0时,边沿触发;等于1时,电平触发。D1

7、4远程位等于1时,本地APIC收到中断请求。收到中断结束命令时,置为0。D13极性位等于0时,LINT0/LINT1高电平有效;等于1时,低电平有效。D12状态位等于1时,已经向CPU提交了中断请求,但CPU还没有应答。局部向量表LVT一共有5种提交模式,如表7‑2所示。当提交模式等于000B时,CPU读取LVT中的低8位作为中断向量。四、计时器中断本地APIC中具有当前计数寄存器CCR、计数初值寄存器CR和除数寄存器DCR。给CR寄存器赋值时,初始值装入CCR,CCR的值按一定频率递减,递减的

8、频率等于系统总线频率除以刻度系数。刻度系数由DCR确定。CCR的值递减到0时,向处理器提交计时器中断。计时器中断当计时器采用单次模式(循环位等于0)时,提交计时器中断后,CCR的值一直保持为0,直到向CR寄存器装入新的初值。采用循环模式时,提交计时器中断后,CR的值重新到CCR,继续递减。五、发布中断通过写入ICR寄存器,CPU可以向自身或者其他CPU发布处理器间中断IPI。ICR寄存器为64位,低32位的地址为FEE00300H,高32位的地址为FEE00310H。ICR寄存器ICR寄存器中包

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。