主板时钟clock

《主板时钟clock》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、主板上的时钟分配、时钟电路和基本时间关系目录1、时钟的重要性2、主板上的基本时钟和时钟分配3、晶振(石英晶体)和晶振电路4、锁相环（PLL）变频电路框图附：与主时钟芯片有关的问题5、接口的时间关系5.1接口的类型：开关方式的定义5.2基本同步时钟接口5.3源同步5.4差分时钟1、时钟的重要性程序执行的节拍控制和系统的工作速度由时钟决定硬件设计的基础–寄存器级传送和有限状态机（内部时序控制电路）都离不开时钟芯片间接口数据的发送与接受要以时钟为参考系统的稳定性与时钟有密切关系选择控制输入输出例：寄

2、存器级传送：两组寄存器间通过组合电路（由基本的与/或/非门组成的无反馈电路）或直接相连。当来时钟上升边时，源寄存器接受新的输入，而原来的内容经过选择控制所选的操作（变换），将结果送入目标寄存器（与源寄存器接受新的输入同时）。2、主板上的基本时钟和时钟分配主时钟芯片CPUGMCHDIMMCLKBuf.AGPDIMM南桥PCI总线槽/芯片LPCSI/O24.576MHz实时时钟32.768KHzCODECBITCLK_CODEC12.288MHz(AC97)PlatformLANconnect25.

3、000MHz14.318MHz66/100/133MHz66MHzUSB48MHzISA槽100/133MHz33MHz24/48MHz14.318MHzSYSCLK8.33MHzLANCLK2.5/25MHzfor10/100BASE-T主时钟芯片--主时钟芯片用14.31818MHz晶振产生基本参考时钟14.318MHz（周期69.84ns）。14.318MHz的参考时钟输出送ISA槽做OSC信号和南桥内定时电路(8253)的时钟。早期ISA总线时钟为14.318M的三分频4.33MHz。现

4、在ISA的SYSCLK由南桥或PCI–ISA转换芯片产生，PCI总线时钟的四分频（8.33M)。决大多数ISA卡用OSC或内部时钟；只少数卡用SYSCLK。SYSCLK频率可能影响普通键盘。OSC可能影响ISA卡。--在主时钟芯片内用锁相环（PLL）变频电路产生主板的系统总线时钟66/100/133MHz和SI/O及USB电路所用的24/48MHz时钟--产生系统总线时钟的信号源时钟经过分频电路产生33MHz的PCI总线时钟和66MHz的AGP时钟2、主板上的基本时钟和时钟分配(续)CPU时钟-

5、-CPU接受主板系统总线时钟,通过PLL变频电路根据倍频比产生CPU内部的时钟。对P4还产生CPU外部总线数据传输的时钟。DIMM时钟缓冲--为避免DIMM时钟线与系统时钟线的关连，减小DIMM时钟线长度，DIMM时钟有专门的缓冲电路，它可与北桥或主时钟芯片集成，也可单独。但北桥内要有PLL电路，调整缓冲电路的输入时钟，保证DIMM时钟与北桥输出到DIMM信号的同步，及DIMM读出数据与北桥接收时钟的同步。实时时钟--南桥接32768晶振产生实时时钟。这信号经215分频周期为1.00秒，再有秒、

6、分、时、日、月和年计数器和寄存器，组成实时时钟控制。在休眠时主时钟芯片不加--在休眠时主时钟芯片不加电,仅实时时钟电路有电。因此实时时钟输出作电源管理的时钟，用作唤醒的控制。AC97时钟--CODEC芯片接24.576MHz晶振产生AC97的位时钟12.288MHz；再经256分频，产生同步时钟（频率48.0KHz)LAN时钟--PHY芯片接25.000MHz晶振产生5MHz/50MHz的LAN时钟分别用于10Mb/100Mb(10BASE-T/100BASE-T)(对Intel82562芯片）

7、晶振用于产生准确的振荡频率；计数器用于整数分频；PLL变频电路用于倍频（提高频率）或非整数变频3、晶振(石英晶体)和晶振电路Quartz压力压力Quartz加压力产生电压+-加电压引起收缩晶振RLC等效电路R为谐振频率下内部振动损耗的等效电阻；C1和L为晶体谐振等效串联谐振的电容和电感；C2为两电极间的充电电容（包括引线和外壳）。两个谐振频率：串联谐振频率fs和并联谐振频率fpfs=(LC1)-1/2/2π；faorfp={L[C1C2/(C1+C2)]}-1/2/2π晶振工作频带宽（fs-fp

8、）。实际的C2还应包括与引线外壳电容并联的晶振电路的负载电容CL。由于CL影响fp，规定的晶振精度在规定的CL值下测试。关键参数：频率、负载电容、精度、起动功率电极晶体压电效应3、晶振(石英晶体)和晶振电路（续）--晶振电路振荡频率的精度：除与晶振有关外，还与负载电容CL及晶振走线有关CL=[（CL1xCL2）/（CL1+CL2）]+CSCL1、CL2为外接电容；CS为电路的杂散电容，包括反相器的输入/输出电容。为保证精度，所购晶振允许的CL要和外接的CL1、CL2匹配（并考虑反相器的输入/输出