实验指导2-设计型

《实验指导2-设计型》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、实验二门延时测试与组合逻辑电路设装测一、实验目的1.学习GOS－6051示波器的基本使用方法，测试TTL非门延时时间。2.掌握组合逻辑电路的设计、安装和调测试方法。3.进一步熟练掌握数字信号显示仪的使用。二、实验器件、设备和仪器1．4双输入与非门74LS002片2．6反相器74LS041片3.数字万用表UT564.TDS－4数字系统综合实验平台5.GOS－6051示波器6.PC机（数字信号显示仪）芯片引脚图AL1(a)非门(b)波形图A50%L50%tpHLtpLH门电路的平均传输延时时间tpd定义上升沿前沿后沿下降沿实际周期性数字信号波形参数三、实验内容1.学习GOS－6051双频道示波器的

2、使用方法示波器作用：示波器是观察和测试电压信号波形的一种测量仪器。示波器可以用来研究电压信号瞬时幅度随时间的变化关系，也可以用来测量各种电压信号的幅度、上升时间和频率等特性，即示波器不仅是一种时域测量仪器，也是频域测量仪器的重要组成部分。示波器借助各种转换设备还可以用来观察各种非电量信号，如温度、压力、流量、生物信号等。探头的作用：用于直接探测被测电压信号，探头的衰减一般为10倍。示波器使用专用的探头主要是为了提高示波器输入电阻，减小波形失真及展宽示波器的使用频带。0V电压线确定：输入耦合接地，采用自动触发扫描方式，则屏幕显示0V基准电压线，调节垂直位移旋钮可将0V电压基准线调到合适位置。电压

3、测试：将被测信号通过探头接入示波器的Y轴（可同时输入两路CH1和CH2），选择输入耦合方式（数字电路实验选择DC方式，即直流耦合方式），根据被测信号的幅值和频率对“VOLTS/DIV”和“TIME/DIV”开关选择适当的档级，选择触发信号的耦合源“SOURCE”、耦合方式“COUPLING”，然后调节触发电平旋钮“LEVEL”和“HOLDOFF”使波形稳定。利用光标测试被测信号的幅值、频率和周期（单周期法或多周期法）。⑴用示波器测量观察信号和测量信号波形参数①将数字系统综合实验平台提供的固定频率时钟源0.5MHz连续脉冲接入示波器观察其波形，利用示波器的光标测量波形的参数（即测量高电平电压值和

4、低电平电压值，低电平时间宽度，高电平时间宽度，波形频率、周期），记录波形（波形图要求用米格纸绘制或计算机绘制，并在波形图上标注各测量参数值），且计算输入脉冲时钟源0.5MHz的占空比D。②将数字系统综合实验平台提供的一个逻辑电平接入示波器，改变逻辑电平开关使逻辑电平输出分别为高电平和低电平，用示波器观察其波形，并利用示波器的光标测量高电平和低电平波形的参数值，即测量高电平电压值和低电平电压值。（2）利用示波器测试逻辑门传输延时时间用六反相器74LS04按照下逻辑电路图（自己画出接线图）接线，输入信号A从实验平台上取100kHz的连续脉冲，用双频道示波器同时观察测量输入A、输出波形Y，采用示波器

5、的光标测量功能测试输入、输出信号波形前后沿延时时间。画出采用双频道示波器测试的波形图（要求用米格纸绘制或计算机绘制），并在波形图上标注（由6个与非门共同作用形成的）输入、输出信号波形前沿和后沿时间延时差值，最终计算一个非门的平均传输延时时间。测试方法：参考教材199页（1）～（5）TTL与非门延时时间的测试。2.组合逻辑电路的设计、组装和调试。组合逻辑电路测试方法介绍数字电路静态测试方法是：给定数字电路若干组静态输入值，测定数字电路的输出值是否正确。数字电路状态测试的过程是在数字电路设计好后，将其安装连接成完整的线路，把线路的输入接到逻辑电平开关上，线路的输出接到电平指示灯（LED）或用万用表

6、测量进行电平测试,按功能表或状态表的要求，改变输入状态，观察输入和输出之间的关系是否符合设计要求。数字电路电平测试是测量数字电路输入与输出逻辑电平（电压）值是否正确的一种方法。静态测试是检查设计与接线是否正确无误的重要一步。数字电路动态测试方法是：在静态测试的基础上，按设计要求在输入端加动态脉冲信号，观察输出端波形是否符合设计要求，这是动态测试，动态测试的主要目的测试电路的频率特性（如测试电路使用时的频率范围）等）及稳定特性等。测试数据分析①要使74系列TTL集成芯片正确工作除了必须接好电源（＋VCC＝5V和地GND）外，还必须使逻辑输入低电平≤0.8V（越靠近0V越好），输入高电平≥2V（越

7、靠近5V越好），如果不按照此输入电平要求进行信号输入就可能损坏芯片或得不到正确的逻辑输出电平。②74系列TTL集成芯片正确的输出逻辑低电平≤0.2V（越靠近0V越好），输出高电平≥3.5V（越靠近5V越好），如果芯片输出逻辑电平不符合以上值，这说明有可能芯片损坏、或者电路连接、或者设计存在问题，实验过程中随时必须对测试的数据进行分析，当发现测试数据不符合逻辑电平的有效输出值或不满足设计要求逻辑电平