资源描述：
《简易数字存储示波器电子综合实验项目设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。
1、简易数字存储示波器电子综合实验项目设计摘要:设计了一个电子综合实验项目简易存储示波器,让学生利用低频、数字电路、单片机技术、EDA技术等相关专业技能,完成方案设计、电路制作、直到最后的调试验收整个项目开发过程。培养学生应用已学的专业基础知识,进行项目设计和开发的能力。 关键词:综合实验数字存储示波器FPGA等效采样 :TN206:A:1007-9416(2010)09-0110-03 IntegratedExperimentDesignofSimpleDigitalStorageOscilloscope ZhouLi-qingChenXiao-
2、qiaoHuangGen-chunZhangCUtechnology,EDAtechnologyetc.Theentireprojectdevelopmentprocessincludingprogramdesign,circuitproduction,systemdebuggingandprojectacceptance,helpDevelopingstudentsprehensiveapplicationabilities. KeyHz,仪器输入阻抗为1MΩ,显示屏的刻度为8div×10div,垂直分辨率为8bits,水平显示分辨率≥20点/div。垂直
3、灵敏度要求含1V/div、0.1V/div、2mV/div三档。电压测量误差≤5%,输入短路时的输出噪声峰-峰值小于2mV。实时采样速率≤1MSa/s,等效采样速率≥200MSa/s,被测信号的显示波形应无明显失真。 3实验原理 3.1采样原理 实时采样是在信号存在期间对其采样,对于周期正弦信号为了不失真地恢复被测信号,实际设计中一般需要在一个信号周期内取样4-10个点以上,A/D转换速率决定最高采样频率。这种采样方式可以根据不同扫描频率准确地对信号进行不同频率的采集,但在采样频率比较高的场合,对A/D转换速率要求高。 等效采样[2]是一种非实时的
4、取样方式,当A/D的转换速率不高时,可采用等效采样即对于每一个信号周期仅采样一个点,用步进延迟的方法,对每个周期信号波形的不同点进行采样,从而获取整个波形的采样值。步进延迟是每一次采样比上一次采样点的位置延迟△t时间,一般以触发信号作为基准,每触发一次,往后延迟一定的时间。 3.2垂直灵敏度的分析 题目基本要求垂直灵敏度含1V/div、0.1V/div、2mV/div档,垂直刻度为8div。对于不同的垂直灵敏度,示波器满度显示时输入信号的幅度为: 设计采用的ADC能输入信号的最大峰-峰值为4V,当垂直灵敏度为1V/div,垂直方向8格满幅时,对应最大
5、的信号峰-峰值为8V,不同的垂直灵敏度对应相应的放大倍数 3.3扫描速度的分析 控制A/D转换的采样速率与扫描速度有关,A/D转换器的实际采样率可以根据设定的扫描速度来推算。设水平方向每一格内含N个点,扫描速度设为t/div,则采样速率f=N/(t/div)。 4参考的实验方案 4.1总体方案设计 整个系统由阻抗匹配、程控放大、取样保持、A/D采样、触发电路及人机交互模块组成。总体框图如图2所示,信号输入有两个通道,适合观察两路相干信号之间的相位差,实现双踪示波。信号调理控制部分用来控制前级信号调理电路的增益,实现6档垂直灵敏度。扫描速度从100
6、ms/div到25ns/div共有18档,100ms/di～25us/div档采用实时采样,其它档采用等效采样。25us/div～100ns/div档的等效采样所需步进延时由FPGA精确产生,最小步进延时为5ns;50ns/div～25ns/div档的等效采样所需步进延时由集成电路芯片DS1023构成步进延时电路产生,最小步进延时为1ns。由FPGA中软件实现内触发,波形显示采用320×240的LCD液晶显示触模屏。 4.2前级信号调理电路设计 根据设计要求,输入阻抗为1M,输入信号频率范围为10Hz～10MHz,输入信号幅值范围为2mV～8V,故采用宽带
7、高摆率电流反馈型运放AD811,电路接成射随的形式,-3db带宽为140MHz,AD811同相输入端输入阻抗为1.5MΩ,故在其同相端对地并上一个3MΩ电阻,则=3/1.5MΩ=1MΩ,满足题目要求。后级程控放大器采用继电器选择3个不同的通道,从而实现三档不同的垂直分辨率。各通道放大器均选用宽带高速运放,放大倍数见表1.2。第三通道用于放大2mv小信号,放大倍数为200倍,故前级采用宽带高共模抑制比的运放OPA637,以提高信号信噪比。具体电路如图3所示。 4.3AD采样电路设计 AD转换器采用MAX1425实现[3],自带有采样保持功能,为等效采样提供了
8、采样保持。MAX1425为10位AD,
