quartusii教程(完整版)

quartusii教程(完整版)

ID:19624633

大小:1.61 MB

页数:20页

时间:2018-10-04

quartusii教程(完整版)_第1页
quartusii教程(完整版)_第2页
quartusii教程(完整版)_第3页
quartusii教程(完整版)_第4页
quartusii教程(完整版)_第5页
资源描述:

《quartusii教程(完整版)》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、QuartusII的使用21工程建立22原理图的输入53文本编辑(verilog)154波形仿真1619QuartusII的使用在这里,首先用最简单的实例向读者展示使用QuartusII软件的全过程。进入WINDOWSXP后,双击QuartusII图标,屏幕如图1.1所示。图1.1QuartusII管理器1.1工程建立使用NewProjectWizard,可以为工程指定工作目录、分配工程名称以及指定最高层设计实体的名称。还可以指定要在工程中使用的设计文件、其它源文件、用户库和EDA工具,以及目标器件系列和器件(也可以让QuartusII软件自动选择器件)。建立

2、工程的步骤如下:19(1)选择File菜单下NewProjectWizard,如图1.2所示。图1.2建立项目的屏幕(2)输入工作目录和项目名称,如图1.3所示。可以直接选择Finish,以下的设置过程可以在设计过程中完成。图1.3项目目录和名称19(1)加入已有的设计文件到项目,可以直接选择Next,设计文件可以在设计过程中加入,如图1.4所示。图1.4加入设计文件(2)选择设计器件,如图1.5所示。图1.5选择器件19(1)选择第三方EDA综合、仿真和时序分析工具,如图1.6所示。图1.6选择EDA工具(2)建立项目完成,显示项目概要,如图1.7所示。图1

3、.7项目概要1.2原理图的输入原理图输入的操作步骤如下:19(1)选择File菜单下New,新建图表/原理图文件,如图1.8所示。图1.8新建原理图文件(2)在图1.9的空白处双击,屏幕如图1.10所示:(3)在图1.10的SymbolName输入编辑框中键入dff后,单击ok按钮。此时可看到光标上粘着被选的符号,将其移到合适的位置(参考图1.11)单击鼠标左键,使其固定;(4)重复(2)、(3)步骤,给图中放一个input、not、output符号,如图1.11所示;在图1.11中,将光标移到右侧input右侧待连线处单击鼠标左键后,再移动到D触发器的左侧单

4、击鼠标左键,即可看到在input和D触发器之间有一条线生成;19图1.9空白的图形编辑器图1.10选择元件符号的屏幕图1.11放置所有元件符号的屏幕19(1)重复(4)的方法将DFF和output连起来,完成所有的连线电路如图1.12所示;(2)在图1.12中,双击input_name使其衬低变黑后,再键入clk,及命名该输入信号为clk,用相同的方法将输出信号定义成Q;如图1.13所示。(3)在图1.13中单击保存按钮,以默认的try1文件名保存,文件后缀为bdf。图1.12完成连线后的屏幕图1.13完成全部连接线的屏幕19(1)在图1.8中,单击编译器快捷

5、方式按钮,完成编译后,弹出菜单报告错误和警告数目,并生成编译报告如图1.14所示;图1.14完成编译的屏幕(2)若需指定器件,选择Assignments菜单下Device选项,屏幕如图1.15所示;图1.15器件设置19(1)完成如图1.15所示的选择后,单击OK按钮回到工作环境;(2)根据硬件接口设计,对芯片管脚进行绑定。选择Assignments菜单下Pins选项;(3)双击对应管脚后Location空白框,出现下拉菜单中选择要绑定的管脚,如图1.16所示;图1.16管脚指定(4)在图1.16中完成所有管脚的分配,并把没有用到的引脚设置为Asinputtr

6、i-stated,Assignments—Device—DeviceandPinOptions–UnusedPins,然后重新编译项目;(5)对目标版适配下载,(此处认为实验板已安装妥当,有关安装方法见实验板详细说明)单击按钮,屏幕显示如图1.17所示;19图1.18适配下载界面(1)选择HardwareSetup,如图1.19所示;图1.19下载硬件设置(2)在图1.19中选择添加硬件ByteBlasteMVorByteBlasterII,如图1.20所示;19图1.20添加下载硬件(1)可以根据需要添加多种硬件于硬件列表中,双击可选列表中需要的一种,使其出

7、现在当前选择硬件栏中(本实验板采用ByteBlasterII下载硬件),如图1.21所示;图1.21选择当前下载硬件(2)选择下载模式,本实验板可采用两种配置方式,AS模式对配置芯片下载,可以掉电19保持,而JTGA模式对FPGA下载,掉电后FPGA信息丢失,每次上电都需要重新配置,如图1.22所示;图1.22选择下载模式(1)选择下载文件和器件,JTAG模式使用后缀为sof的文件,AS模式使用后缀为pof的文件,选择需要进行的操作,分别如图1.23,图1.24所示;使用AS模式时,还要设置Assignments菜单下Device,如图1.25,选择图1.25

8、中Device&PinOptions,

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。