如何设计音频电路new

《如何设计音频电路new》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、如何设计出理想的D类放大器？2004-7-89:53:27　EDNCHINA电子设计技术作者：WolfsonMicroelectronics公司　　(华强电子世界网讯)在多通道和数字音源时代，采用D类放大器以简化前级线路、提高功放效率从而降低对电源及散热的要求，这已是大势所趋。但D类功放虽然也被称作数字化功放，但在电路设计上绝不像纯粹的数字电路那么简单，也不是直接采用一两块芯片就可以大功告成的。以数字手段实现模拟功能，仍然需要考虑许多模拟方面的因素，但考虑的因素和角度与传统的线性功放又有很大差异。本文除了介绍D类放大器的基本原理和好处之外，还着重讲解了输出级设计、功

2、放管选择、电源、电磁兼容，以及电路板布局方面需要注意的一些问题，这些实用知识有助于设计师减少走弯路的麻烦。　　D类放大的好处　　凭借诸如极佳的功率效率、较小的热量以及较轻的供电电源等优点，D类放大器正在音频世界掀起风暴，这一点儿也不令人惊奇。的确，随着技术的成熟以及其所达到越来越好的声音重现效果，看起来继续使用D类放大器向市场渗透是一个颇有把握的赌注，以往在这个市场上只有传统的线性（A类、B类或AB类）功率放大器能够提供令人满意的性能。　　环绕声格式的不断进步加速了这种趋势。由于越来越多的家庭和车内娱乐系统、DVD播放器以及AV接收机需要驱动六个或更多的扬声器，线性

3、放大器及其电源的尺寸增大了，并且产生了更多的热量。例如，DolbyDigital（杜比数字）格式要求六个独立的输出级，而更新推出的DolbyDigitalEX要求更多的8声道。鉴于此，D类放大技术的优势显得比以往更加突出。　　输出级数模转换机制　　所有D类系统的共同特点及其超群的功率效率的奥秘就在于输出级（通常是MOSFET）的电源器件总是要么全通要么全关。这与线性放大器形成对比，线性放大器输出晶体管的导通状态随时间变化。晶体管消耗的功率是其压降与流过电流之积（P=IV），通常占到线性放大器消耗的总功率的50%或更多。在D类系统中不是这样。由于所有输出晶体管要么压降

4、为零（处于“通”状态）要么流过的电流为零（处于“关”状态），理论上根本不会损失能量。回到现实世界中，安装在数以百万计的微处理器之上的冷却风扇表明即使是纯数字系统也会以发热的形式浪费能量，D类放大器达到的功率效率在85至90%之间。　　不过，如何使一个天生只能产生方波的开关器件再现音乐中多种多样的波形呢？某些类型的高频“数字”信号可以通过低通滤波产生平滑的“模拟”输出。最广泛使用的就是脉宽调制（PWM：pulsewidthmodulation）技术，其中矩形波的占空比与音频信号的振幅成正比。通过与一个高频锯齿波比较，可以很容易地将模拟输入转换为PWM（参见图1）。图1

5、具有模拟输入的D类系统　　但是，从CD和DVD光盘到数字广播和MP3，大多数当今的媒体格式都是数字的，在进行D类放大之前将其转换为模拟信号不可避免地会增加噪声并提高系统复杂性。在数字域将信号变换为PWM避免了这个问题，并且还消除了比较器和锯齿波发生器，这是两个天生会产生噪声和干扰的模拟元件（参见图2）。图2具有数字输入的D类系统　　利用现有芯片功能　　利用这种工作原理，WolfsonMicroelectronics最近推出了一款PWM控制器。WM8608构成了具有多达6.1个输出声道的数字输入D类解决方案的基础。该方案采用了I2S或类似标准格式的数字输入，将每个声道

6、转换为一个高频PWM信号，驱动由四个功率MOSFET组成的输出级。然后由低通重建滤波器平均PWM信号，显现由原始数字信号代表的模拟电平。然后再将该经过滤波的信号传送到扬声器（参见图3）。图３以WM8608为特色的系统方框图　　为了产生PWM输出，WM8608首先生成一个内部时钟，其256个周期构成一个PWM周期。根据数字输入，PWM输出在12至244时钟周期之间保持为高，在其它地方则保持为低（最初12个周期总为高，最末12个周期总为低）。因此在一个PWM周期之内可以产生232(244-12)个不同的输出电平。实际上，这就是一个232级数模转换器（DAC），分辨率为7

7、.86bits(log2232)。不过，这还不是一个完整的故事：由于典型的PWM频率为384或352.8kHz，存在8种可以代表各个音频采样的PWM周期。WM8608发挥了这种过度采样（oversampling）的优势，利用了线性化和噪声整形技术，这些技术最初是为将西格玛-德尔塔DAC的有效分辨率提高到高于16bits而开发的。高于100dB（A-权重）的信噪比已经得到验证。　　保持内部时钟“清洁”至关重要，因为任何抖动都会引起PWM信号边缘定时的随机变化，这会以噪声的形式出现在模拟输出中。因此内部时钟由一个芯片内低噪声锁相环（PLL）通过系统主时钟产生。只要主