功能数字钟的电路设计

《功能数字钟的电路设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、功能数字钟的电路设计一、设计任务与要求1）时钟显示功能，能够以十进制显示“时”、“分”、“秒”。2）具有校准时、分的功能。3）整点自动报时，在整点时，便自动发出鸣叫声，时长1s。选做：1）闹钟功能，可按设定的时间闹时。2）日历显示功能。将时间的显示增加“年”、“月”、“日”。15二、数字钟的基本原理一个具有计时、校时、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等七部分组成。石英晶体振荡器产生的信号经过分频器得到秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器译码，并通过显示器显示时间。数字钟的

2、整机逻辑框图如下：图1数字钟整机逻辑图1）振荡器15石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整，它是电子钟的核心，用它产生标准频率信号，再由分频器分成秒时间脉冲。用反相器与石英晶体构成的振荡电路如图2所示。利用两个非门G1和G2自我反馈，使它们工作在线形状态，然后利用石英晶体Z1来控制振荡频率。振荡器振荡频率的精度与稳定度基本上决定数字钟的准确度,晶振频率越高，计时准确度越高。目前常见的石英晶振频率是4MHz时，则振荡器输出频率为4MHZ。图2石英晶体振荡电路振荡器还可以采用555时基电路代替。2）分频器时间标准信号的频率很高，要得到秒脉冲，需要

3、分频电路。例如，振荡器输出4MHZ信号，可通过D触发器（如74LS74）进行4分频变成1MHZ，也可以将10分频计数器74LS160（或74LS90）行4分频变成1MHZ，然后送到10分频计数器74LS160（或74LS90），经过6次10分频而获得1HZ的方波信号。15⑶时间计数器电路：时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。⑸整点报时电路：一般时钟都应具备整点报时电路功能,即在时间出现整点前数秒内

4、,数字钟会自动报时,以示提醒.三、原理电路方案比较以及各单元电路；（1）时间脉冲产生电路方案一：由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。图1555与RC组成的多谐振荡器图方案二:由逻辑门电路和RC组成RC振荡电路。15方案三：由逻辑门电路和石英晶体做成的石英晶体振荡器。由于555定时器产生的方波信号误差较不适合和做时钟脉冲信号。方案一否定。而RC组成的振荡器易受温度影响。不适合用作时钟基础信号。而由石英晶体组成的振荡器输出信号稳定且抗干扰能力强加上电路简单，被选作此时钟的信号源。综上分析，选择方案二，石英晶体振荡电路能够作为最稳定的信号源。

5、电路图如下所示15图中有几点需要注意：a、电阻最小10M，电容10p-47p，b、如用的是TI的4060则要在10M电阻和晶振之间在10端那条线上介个100K电阻不然不能正常起振!请注意元件选择：此处用的晶振为32768HZ晶振。CD4060包含振荡电路所需的非门。(2)分频电路一般要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，从尽量减少元器件数量的角度来考虑，这里可选多极２进制计数电路CD4060和CD4040来构成分频电路。CD4060还包含振荡电路所需的非门，使用更为方便。CD4060计数为１４级２进制计数器，可以将32768Ｈz的信号分频

6、为２Ｈz，其内部框图如图2.1所示，从图中可以看出，CD4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。综上所述，可选择CD4060同时构成振荡电路和分频电路。如图可实现15级2分频，即可得1Hz信号。159端输出1HZ信号。(3)计数电路A、因为秒位和分位是六十进制故选择十进制加法器。当秒的各位走到10，便从进位端CO输出高电平到十位的计数端。当十位数字到六时便输出清零信号，从而达到六十进制的效果。B、小时位显示的时候，因为只有二十四小时，所以采用24进制。当计数达到24的时候便输出清零信号进行置零。芯片选择方面：如果要用到加法器类似160

7、那种元件则还要加上译码电路，这样会使得带你撸练习复杂。而采用CD40110这种带译码输出功能的十进制计数器来实现时钟功能就会使电路简化许多。至少省了六个译码芯片。以下是CD40110的基本信息15CD40110引脚图15C、六十进制计数器的连接（包括秒位、分位）：共阴七段BCD码15从图中看出6的笔段码特殊在b位是0，其他未都是1.利用这这特征就行六十进制的清零。具体实现方法是在输出6的那个CD4011芯片的a，c,d,e,f,g连一个8/1的与门电路如CD4068（1脚与门输出，13脚与非门输出）.电路图如下：15D、二十四进制。二十四进制清零的机制就是当计数到

8、24时输出