数字电子课程设计盲人报时钟

《数字电子课程设计盲人报时钟》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、数字电子技术课程设计设计课题：盲人报时钟学院：自动化工程学院班级：学号：姓名：指导老师：17目录一.设计目的3二.设计指标3三.设计总体概述33.1振荡器电路43.2分频器电路43.3时间计数器电路43.4译码驱动电路53.5数码管5四.各单元模块的设计与分析54.1555振荡器电路54.2分频器电路64.3时间计数单元64.3.174LS161芯片说明74.3.274LS161引脚功能介绍74.3.374LS161功能真值表74.3.474LS161时序图84.3.5秒、十、分计数器84.4译码驱动及显示单元94.5校时电源电路104.6报时电路114.6.174LS

2、193功能说明124.6.274283功能介绍13五.元器件清单14六.盲人报时钟电路原理图15七.设计总结167.1工作进程167.2设计中碰到的问题及解决办法167.3设计心得体会16八.参考文献1717一.设计目的1、进一步掌握各芯片的逻辑功能及使用方法。2、进一步熟悉集成电路的引脚安排。3、进一步掌握数字钟的设计方法和和计数器相互集联的方法。4、进一步掌握数字系统的设计和数字系统功能的测试方法。5、进一步掌握数字系统的制作和布线方法。二.设计指标1、具有时、分、秒计时功能（小时1~12），要求用数码管显示。2、具有手动校时、校分功能。3、设有报时、报分开关。当按

3、报时开关时，能以声响数目告诉盲人。当按报分开关时，同样能以声响数目告诉盲人，但每响一下代表十分钟（报时与报分的声响的频率应不同）。三.设计总体概述本设计是一个显示时间的系统，所以三个计数器分别为60、60、12进制。用拨码开关不同的组合分别控制调时、调分、正常计时三种不同的状态。在调时、调分的过程中，计数器间的CP脉冲被屏蔽掉，由单步脉冲代替CP输入；相反正常计时的时候，单步脉冲被屏蔽掉。报时电路中，将响声计数器和时（分）计数器的状态进行比较，状态相同时比较电路发出停止报时的信号。图1为盲人报时钟的原理框图。17时显示器分显示器秒显示器时译码器分译码器秒译码器时计数器分

4、计数器秒计数器校时电路报时电路分频电路振荡电路图1盲人报时钟的原理框图3.1振荡器电路　　振荡器电路给数字钟提供一个频率稳定准确的1kHz的脉冲，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。3.2分频器电路　　分频器电路将1kHz的高频方波信号经三个74LS160三次分频后得到1Hz的方波信号，可以供秒计数器进行计数。分频器实际上也就是计数器。3.3时间计数器电路　　时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，时个

5、位和时十位计数器设计为12进制计数器。173.4译码驱动电路　　译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。3.5数码管　　本设计采用的为ＬＥＤ数码管（共阴）。四.各单元模块的设计与分析主体电路是功能部件或单元电路组成的，在设计这些电路或选择部件时，应尽量选用同类型的器件，如所有功能部件都采用TTL集成电路或者都用CMOS集成电路。整个系统手忙脚乱的器件种类应尽可能少。本设计采用TTL集成电路。下面介绍各功能部件与单元电路的设计。4.1555振荡器电路振荡器是构成数字式时钟的核心，振荡器的稳定度及频率

6、的精确度决定了数字钟计时的准确程度。通常选用石英晶体构成振荡器电路。一般来说，振荡器的频率超高，计时精度超高，走时越准确，如果精度要求不高也可以采用由逻辑门与RC组成的时钟源振荡器，或由集成电路定时器555与RC级成的多谐振荡器。这里选用555定时器构成多谐振荡器。振荡频率f=1024Hz。电路及参数如图2所示。17图2555振荡器电路图4.2分频器电路通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。实现分频器的电路是计数器电路，一般采用多级２进制计数器来实现。例如，将32768Hz（215）的振荡信号分频为1Hz的分频

7、倍数为32768，即实现该分频功能的计数器相当于15级2进制计数器。74LS161计数器最高位可以将32768Hz的信号分频为1KHz，而经过三个74LS161可以将它分为1Hz的信号。如图3所示，可以直接实现振荡和分频的功能。图374LS161分频电路图4.3时间计数单元在设计计数器之前，先对74LS161芯片的引脚和功能作一些说明以及有关连接的知识。174.3.174LS161芯片说明图474LS161芯片4.3.274LS161引脚功能介绍时钟CP和四个数据输入端P0~P3清零/MR使能CEP，CET置数PE数据输出端Q0~Q3以及