eda 课程设计报告 基于vhdl的电子秒表的设计new

《eda 课程设计报告 基于vhdl的电子秒表的设计new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、《EDA技术及应用》课程设计报告题目：基于VHDL的电子秒表的设计院（系）：机电与自动化学院专业班级：电气工程及其自动化1101学生姓名：心系学弟学妹的好学长学号：20111131***指导教师：汪媛2014年1月6日至2014年1月10日华中科技大学武昌分校制18目录1.课程设计目的………………………………………………………………………32.课程设计主要内容……………………………………………………………………42.1设计实验说明…………………………………………………………………42.2数字秒表组成及实现功能……………………………………………………42.3系统总体框图…………………

2、………………………………………………43.各模块的设计及仿真………………………………………………………………53.1二十四进制计数器模块设计和仿真…………………………………………53.2六十进制计数器模块设计和仿真……………………………………………73.3分频器模块设计和仿真………………………………………………………93.4LED显示模块设计和仿真……………………………………………………103.5顶层仿真……………………………………………………………………134.心得体会……………………………………………………………………………155.主要参考资料……………………………………………

3、…………………………16181.课程设计目的在QuartusII软件平台上，熟练运用VHDL语言，完成数字时钟设计的软件编程、编译、综合、仿真，使用EDA试验箱，完成数字秒表的硬件功能。本次设计的目的就是在掌握EDA实验开发系统的初步使用基础上，了解EDA技术，对计算机系统中时钟控制系统进一步了解，掌握状态机工作原理，同时了解计算机时钟脉冲是怎么产生和工作的。⑴掌握较复杂的逻辑设计和调试 ⑵学习用原理图+VHDL语言设计逻辑电路 ⑶学习数字电路模块层次设计 ⑷掌握QuartusII软件182.课程设计主要内容2.1设计实验说明设计一个电子秒表，给定时钟信号为256HZ，要求系统达到

4、以下功能：(1)用6个数码管分别显示时、分、秒，计时范围为00:00:00～23:59：59;(2)计时精度是1s;(3)具有启/停开关,复位开关,可以在任何情况下使用。2.2数字秒表组成及实现功能电子秒表的基本工作原理就是不断输出连续脉冲给加法计数器，加法计数器通过译码器来显示它所记忆的脉冲周期个数。2.3系统总体框图根据系统设计要求,系统的底层设计主要由六十进制计数器模块、二十四进制计数器模块、分频模块、LED显示模块组成。系统顶层设计图如图2-1所示图2-1系统顶层设计图图2-1中左边为三个输入信号en，clk，reset，分别为启动/停止开关，时钟信号和复位开关。中间从上至

5、下依次为count24，count60，count60，fenpinqi。右边是clock1和输出信号wei[3..0],led[6.0]。3.各模块的设计及仿真18本系统由六十进制计数器模块、二十四进制计数器模块、分频模块执行计时功能,输入信号是256Hz，通过分频后为1hz，时钟信号是1Hz作为秒表的秒输入,秒为60进制计数器,分也为60进制计数器,小时采用二十四进制计数器,各级进位作为高位的使能控制。3.1二十四进制计数器模块设计和仿真设计一个八位的二十四进制计数器模块，输入信号为en、reset、clk，分别为使能、复位和时钟信号，输出信号为qa[3…0]、qb[3…0]，

6、分别为低4位输出、高4位输出。图3-1二十四进制计数器示意图该模块部分VHDL源程序如下:LIBRARYieee;USEieee.std_logic_1164.ALL;USEieee.std_logic_unsigned.ALL;ENTITYcount24ISPORT(en,Reset,clk:inSTD_LOGIC;qa:outSTD_LOGIC_VECTOR(3DOWNTO0);qb:outSTD_LOGIC_VECTOR(3DOWNTO0));ENDcount24;ARCHITECTUREa1OFcount24ISBEGINprocess(clk)variabletma:ST

7、D_LOGIC_VECTOR(3DOWNTO0);variabletmb:STD_LOGIC_VECTOR(3DOWNTO0);beginIfReset='0'thentma:="0000";tmb:="0000";elseifclk'eventandclk='1'then18ifen='1'theniftma="1001"thentma:="0000";tmb:=tmb+1;elsiftmb="0010"andtma="0011"thentma:="0000";tm