sopc课程设计

《sopc课程设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、基于SOPC技术实现DDS设计与仿真目录课题简介2DDS的工作原理3系统总体设计3系统具体实现4NIOS微处理器模块的设计4DDS模块的设计5D/A转换模块9基于NIOS的软件设计95、结束语1112摘要：详细论述了DDS的工作原理及SOPC设计过程，并对各主要模块进行了时序仿真，达到设计要求。本设计方案将DDS模块和微处理器模块集成到一个单片FPGA上，使设计出的系统具有集成度高、稳定性好和扩展性强等优点。关键词：DDS；可编程片上系统；现场可编程门阵列；NIOSII；仿真课题简介DDS（DirectDigitalFrequencySynthesis）是一种新型的频率合成技术，具有较高的

2、频率分辨率，可以实现快速的频率切换，并且在改变时能够保持相位的连续，很容易实现频率、相位和幅度的数控调制。在现代电子系统的频率源设计中，尤其在通信领域中，其应用越来越广泛。传统的DDS设计有基于专用DDS器件的，有基于分立元件的，也有基于FPGA的，对于DDS的控制、显示部分一般采用独立的微处理器芯片来实现。这样设计出来的系统其集成度、稳定性和扩展性等不能令人满意。SOC（SystemOnaProgrammableChip）是20世纪90年代提出的概念,它是将多个功能模块集成在一块硅片上，提高了芯片的集成度并减少了外设芯片的数量和相互之间在PCB上的连接，同时系统性能和功能都有很大的提高。

3、随着FPGA（FieldProgrammableGateArray）芯片工艺的不断发展，设计人员在FPGA上嵌入软核处理器成为可能，Altera和Xilinx公司相继提出了SOPC（SystemOnaProgrammableChip）的解决方案，它是指在FPGA内部嵌入包括CPU在内的各种IP来组成一个完整的系统，在单片FPGA内部实现一个完整系统的功能。与SOC相比，SOPC具有更高的灵活性，FPGA的可编程特性使之可以根据需要任意定制SOC系统；与ASIC相比，SOPC具有设计周期短、设计成本低的优势，同时开发难度也大大降低。本文就是基于SOPC（SystemOnaProgrammab

4、leChip）技术设计了一种DDS的实现，该系统把DDS模块和微处理器控制部分集成到单片FPGA芯片内部，在一个芯片里实现了一个系统的功能，因此可以大大减小处理器外围扩展电路数目，提高系统集成度，降低外围电路布局走线的复杂度，提高系统的抗干扰能力，由于FPGA的可编程性，以后系统的扩展和升级也更加容易。DDS的工作原理图112是DDS的基本原理图，频率控制字M和相位控制字分别控制DDS输出正（余）弦波的频率和相位。DDS系统的核心是相位累加器，它由一个累加器和一个N位相位寄存器组成。每来一个时钟脉冲，相位寄存器以步长M增加。相位寄存器的输出与相位控制字相加，其结果作为正（余）弦查找表的地址

5、。正（余）弦查找表由ROM构成，内部存有一个完整周期正弦波的数字幅度信息，每个查找表的地址对应正弦波中0～360°范围内的一个相位点。查找表把输入的地址信、惠映射成正（余）弦波的数字幅度信号，同时输出到数模转换器DAC的输入端，DAC输出的模拟信号经过低通滤波器（LPF），可得到一个频谱纯净的正（余）弦波。相位寄存器每经过2N/M个fc时钟周期后回到初始状态，相应地正（余）弦查找表经过一个循环回到初始位置，DDS输出一个正（余）弦波。输出的正（余）弦波周期为Tout=(2N/M）TC，频率为fout=（M/2N）fc。DDS的最小分辨率为Δfmin＝fc/2n，当M=2N-1时，DDS最高

6、的基波合成频率为foutmax＝fc/2。图1中虚方框内的部分是DDS的核心单元，它可以采用CPLD/FPGA来实现。　　图1DDS基本原理图系统总体设计在本系统实现的主要功能是：根据键盘输入设置的频率、波形和幅值，DDS输出相应频率的波形，同时通过液晶显示模块输出波形的频率值和波形的类型。系统设计可合成四种波形，分别是正弦波、方波、三角波和锯齿波。在输出波形的同时，我们可以对波形参数进行实时调整。频率调制的范围是0~138Khz.调频步长为1HZ。由系统的主要功能可知，系统主要分为控制部分和DDS波形产生部分，控制部分一般通过MPU软件编程来实现，DDS波形产生部分一般由ROM和数字电路

7、来实现，而基于SOPC技术，我们可以将MPU和DDS数字电路部分全部集成到一片FPGA内部，实现整个系统的功能，其中MPU控制部分采用Altera公司推出的高性能软核CPUNIOS来实现，通过给NIOS进行配置并添加必要的外围模块比如RAM、ROM、Timer等可以构成一个功能完备的微处理器系统，通过软件编程就可以完成对DDS系统控制部分的设计，对于DDS波形产生模块，可以利用FPGA内部丰富的逻辑单元用HDL语言编程来