基于fpga的通用可控分频器的设计new

《基于fpga的通用可控分频器的设计new》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、泉州师范学院毕业论文（设计）题目基于FPGA的通用可控分频器的设计物理与信息工程学院电子信息科学与技术专业2007级学生姓名李文才学号070303018指导教师曾永西职称讲师完成日期2011年4月1日教务处制17基于FPGA的通用可控分频器的设计泉州师范学院电子信息科学与技术专业070303018李文才指导教师曾永西讲师【摘要】介绍了基于FPGA的通用可控分频器的工作原理和设计过程。根据分频技术原理，使用Altera公司的EP2C8Q208C8芯片为核心器件，在QuartusII平台上，用VHDL语言编程完成了分频器的软件设计、编

2、译、调试、仿真和下载，然后与外围硬件电路相结合调试，最终设计出能进行2到9999分频和占空比1%到99%可调的分频器，该分频器的输入信号为1MHZ。【关键词】FPGA；VHDL；通用分频器；分频系数；占空比17目录第1章引言31.1课题分析31.2VHDL语言和QUARTUSII简介31.2.1VHDL简介31.2.2QuartusII简介4第2章方案选择及原理分析42.1通用可控分频器硬件方案选择42.2通用可控分频器原理分析42.2.1偶数分频器42.2.2奇数分频器5第3章硬件设计63.1系统设计的主要组成分……………………

3、……………………………………………..63.2FPGA简介73.3显示电路介绍7第4章软件设计74.1系统分析74.2系统的结构和模块划分74.2.1固定数值分频模块84.2.2按键和显示模块84.2.3占空比和分频系数可控分频模块94.3可控分频的实现10第5章软硬件的系统测试10结论10参考文献11致谢11附录Ⅰ测量的数据表12附录Ⅱ程序1217第1章引言分频器是数字系统设计中的一种基本电路，我们往往需要通过分频器得到我们所需要的时钟频率。在实际设计中我们经常用到的为整数分频，有时要求等占空比，有时又要求非等占空比。在同一个设

4、计中有时要求多种形式的分频，通常由计数器或计数器的级联结构构成各种形式的任意占空比偶数分频及非等占空比的奇数分频，实现起来比较简单，对于等占空比的奇数分频以及可控的分频实现起来会较为困难。本文利用VHDL硬件描述语言，通过QuartusⅡ7.2开发平台，使用Altera公司的FPGA芯片，设计了一种能够满足上述要求，而且较为通用的可控分频器。只需在分频器的输入端用按键输入相应的分频系数，就可以得到所需的频率。1.1课题分析随着电子技术的高速发展，FPGA/CPLD以其高速、高可靠性、串并行工作方式等突出优点在电子设计中受到广泛的应

5、用，而且代表着未来EDA设计的方向。FPGA/CPLD的设计采用了高级语言，如VHDL语言AHDL语言等，进一步打破了软件与硬件之间的界限，缩短了产品的开发周期。所以采用先进的FPGA/CPLD取代传统的标准集成电路、接口电路已成为电子技术发展的必然趋势。EDA技术代表了当今电子设计技术的最新发展方向，采用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程在汁算机上自动处理完成。由于现代电子产品的复杂度和集成度的日益

6、提高，一般分离的中小规模集成电路组合已不能满足要求，电路设计逐步地从中小规模芯片转为大规模、超大规模芯片，具有高速度、高集成度、低功耗的可编程朋IC器件已蓬勃发展起来。[1]分频器是一种在FPGA的设计中使用效率非常高的设计，使用硬件描述语言进行设计消耗不多的逻辑单元就可以实现对时钟的操作，具有成本低、可编程等优点。1.2VHDL语言和QUARTUSII简介1.2.1VHDL语言简介VHDL（VHSIC（VeryHighSpeedIntegratedCircuit）HardwareDescriptionLanguage）是超高速集

7、成电路硬件描述语言，是一种用于电路设计的高级语言。它出现于80年代后期，刚开始时它是由美国国防部开发出来的，是为了供美军用来提高设计的可靠性和缩减开发周期的一种使用范围比较小的设计语言。VHDL语言主要应用于数字电路系统的设计。目前，国内对它的应用多数集中在FPGA/CPLD/EPLD的设计当中，除此之外，一些较为有实力的单位，也将它用来设计ASIC。VHDL语言具有多层次描述系统硬件功能的能力，既可以描述系统级电路，又可以描述门级电路。而描述既可以采用行为描述、寄存器传输描述或结构描述，也可以采用三者混合的混合级描述。另外，VH

8、DL还支持惯性延迟和传输延迟，还可以准确地建立硬件电路模型。VHDL支持预定义的和自定义的数据类型，给硬件描述带来较大的自由度，使设计人员能够方便地创建高层次的系统模型。VHDL语言具有自顶向下和基于库的设计特点。其开发流程：在顶层用方框图或硬件语