基于labview和arm嵌入式数据采集与远程传输控制系统

基于labview和arm嵌入式数据采集与远程传输控制系统

ID:18864834

大小:208.00 KB

页数:7页

时间:2018-09-22

基于labview和arm嵌入式数据采集与远程传输控制系统_第1页
基于labview和arm嵌入式数据采集与远程传输控制系统_第2页
基于labview和arm嵌入式数据采集与远程传输控制系统_第3页
基于labview和arm嵌入式数据采集与远程传输控制系统_第4页
基于labview和arm嵌入式数据采集与远程传输控制系统_第5页
资源描述:

《基于labview和arm嵌入式数据采集与远程传输控制系统》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、基于LabVIEW和ARM嵌入式数据采集与远程传输控制系统基于嵌入式网络的远程数据采集系统具有不受地理环境、气候、时间的影响,小型便携,使用灵活方便,交互操作性好,传输速率高,可靠性高,功耗低和移动性好等优点。目前常用的嵌入式CPU中,ARM由于性价比在同类产品中比较突出,目前用得越来越多,尤其是结合开源的嵌入式Linux操作系统以后,更是得到越来越多设计者的青睐。LabVIW作为一种功能强大,简单易用和设计灵活的图形化编程语言,已经广泛地被工业界、学术界和研究实验室所接受,越来越多地应用在虚拟仪器、测试测量、数据分析、信号处

2、理以及远程控制中。本设计中,远程数据采集系统采用基于ARM和嵌入式Linux的方案来实现。采用高性能的ARM嵌入式微处理器SamsungS3C2440作为系统的核心,结合数据采集、下变频、存储模块,实现了数据高速实时采集。同时,利用处理器外部配备的以太网控制器CS8900完成与主机上运行的LabVIEW服务器通信,实现数据的传输与系统的远程控制。  1系统整体结构  采用SamsungS3C2440作为前端数据采集系统的核心控制器件。系统的整体设计任务分为信号采集与下变频、数据存储与传输、信号显示与处理分析等。整体设计方案构架

3、见图1。信号采集部分采用ADI公司的AD9244完成,AD9244是一款14bit,40/65MSPS的高性能ADC。为了满足AD9244差分输入的要求,在信号的输入端配合了AD8138低失真单端转差分ADC驱动芯片。信号采集完成后,送至ADC6620正交数字下变频器(DigitalDownConversion,DDC)处理,经过抽取和滤波后的I,Q两路正交信号在其输出的数据有效以及I/Q指示信号的配合下,由FPGA产生静态随机存取存储器(staticRandomAccessMemory,SRAM)存储时序并存储至64K×16

4、bit的SRAM中。  在FPGA中主要完成SRAM读写时序产生、SRAM读写地址生成、数据通道选择等工作,FPGA中的逻辑在一个16bit的控制字寄存器的控制下有序地工作。当SRAM中存储一定量的数据后产生中断信号,提示ARM将数据取走。为了提高系统的速度,ARM采用直接数据存储(DirectMemoryAddress,DMA)方式读取数据。之后运行在ARM上的客户端程序将数据通过网络发送给远程主机。远程主机上的LabVIEW服务器程序对收到的数据进行显示、频谱分析、存储回放等处理,同时远程主机的控制信号以及为下变频器ADC

5、6620设计的滤波器文件也可以通过网络发送给客户端,实现远程控制。  2现场数据采集系统的硬件设计  2.1ADC设计  外部模拟信号从SMA(SubMiniature-A)接口输入,隔离直流后进入AD8138ADC驱动芯片,AD8138将单路输入信号变成两路差分信号,送至AD9244转换。AD9244中几个重要引脚的含义及接法:  a)CML(Common ModeReference):串联一个0.1μF的电容后接地。  b)DCS(DutyCycleStabilizer):接+5V电源时表示转换时钟为50%占空比,接地表示

6、转换时钟的上升沿与下降沿均由外界控制。本设计中DCS接+5V电源。  c)SENSE(InternalReferenceControl):接地时将输入信号峰峰值的范围限制为1V,接VREF时将输入信号峰峰值的范围限制为2V。本设计中SENSE接VREF。  d)DFS(DataFormatSelect):接+5V电源时输出数据格式为补码,接地时为直接二进制码输出。由于ADC6620将其输入数据解释成补码,本设计中DFS接+5V电源。  2.2ADC6620设计  AD6620的任务是将高速数据流变成当前可实时处理的中低速数据流

7、。在本设计中,AD6620数据输入端代表指数含义的3位(EXP0~EXP2)接地,且工作在单输入通道模式下(A/B=3.3V),以模式0接收来自于ARM的配置信息(MODE=GND),采用并行方式输出数据(PAR/SER=3.3V)。  2.3其它设计  本设计所采用的ARM开发板是由广州友善之臂公司所生产的QQ2440V3,其上有一个44针的系统总线接口,它与FPGA连接起来完成数据与控制信息的传输。FPGA与SRAM的设计比较简单,这里不再赘述。  3数据采集系统的软件设计  为完成系统任务,需要实现几个方面的软件设计: 

8、 a)正交数字下变频器AD6620滤波器以及控制寄存器设计。  b)在FPGA上实现系统控制、SRAM读写地址生成、数据通道选择等功能的VerilogHDL程序。  c)ARM上基于嵌入式Linux操作系统的数据采集硬件驱动程序。  d)ARM上客户端应用程序。  e)远程主

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。