华中科技大学数字电子技术基础试卷

《华中科技大学数字电子技术基础试卷》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、数字电子技术基础试卷(本科)及参考答案试卷一及其参考答案试卷一一、（20分）选择填空。从每个小题的四个选项中选出一个正确答案，并将其编号填入该题后的括号中。1．十进制数3.625的二进制数和8421BCD码分别为（）A．11.11和11.001B．11.101和0011.011000100101C．11.01和11.011000100101D．11.101和11.1012．下列几种说法中错误的是（）A．任何逻辑函数都可以用卡诺图表示。B．逻辑函数的卡诺图是唯一的。C．同一个卡诺图化简结果可能不是唯一的。D．卡诺图中1的个数和0的个数相同。3．和TTL电路相比，C

2、MOS电路最突出的优点在于（）A．可靠性高B．抗干扰能力强C．速度快D．功耗低4．为了把串行输入的数据转换为并行输出的数据，可以使用（）A．寄存器B．移位寄存器C．计数器D．存储器5．单稳态触发器的输出脉冲的宽度取决于（）A．触发脉冲的宽度B．触发脉冲的幅度C．电路本身的电容、电阻的参数D．电源电压的数值6．为了提高多谐振荡器频率的稳定性，最有效的方法是（）A．提高电容、电阻的精度B．提高电源的稳定度C．采用石英晶体振荡器C．保持环境温度不变7．已知时钟脉冲频率为fcp，欲得到频率为0.2fcp的矩形波应采用（）A．五进制计数器B．五位二进制计数器C．单稳态触发

3、器C．多谐振荡器8．在图1-8用555定时器组成的施密特触发电路中，它的回差电压等于（）A．5VB．2VC．4VD．3V图1-8二、（12分）已知输入信号A、B、C的波形，试画出图2所示各电路输出（L1、L2、L3）的波形。设触发器的初态为0。图2三、（10分）如图3所示，为检测水箱的液位，在A、B、C、三个地方安置了三个水位检测元件，当水面低于检测元件时，检测元件输出低电平，水面高于检测元件时，检测元件输出高电平。试用与非门设计一个水位状态显示电路，要求：当水面在A、B之间的正常状态时，仅绿灯G亮；水面在B、C间或A以上的异常状态时，仅黄Y灯亮；水面在C以下的

4、危险状态时，仅红灯R亮。图3四、（12分）逻辑电路如图4所示，试画出Q0、Q1、Q2的波形。设各触发器初态为0。图4五、（12分）已知某同步时序逻辑电路的时序图如图5所示。1．列出电路的状态转换真值表，写出每个触发器的驱动方程和状态方程2．试用D触发器和与非门实现该时序逻辑电路，要求电路最简。画出逻辑电路图。图5六、（12分）用移位寄存器74194和逻辑门组成的电路如图6所示。设74194的初始状态Q3Q2Q1Q0=0001，试画出各输出端Q3、Q2、Q1、Q0和L的波形。图6七、(10分)电路如图7所示，图中74HC153为4选1数据选择器。试问当MN为各种不

5、同输入时，电路分别是那几种不同进制的计数器。图7八、(12分)由555定时器组成的脉冲电路及参数如图8a所示。已知vI的电压波形如图b所示。试对应vI画出图中vO1、vO2的波形；（a）(b)图8试卷一参考答案一、选择填空1．B；2．D；3．D；4．B；5．C；6．C；7．A；8．B二、、和的波形如图A2所示。图A2三、真值表如表A3所示，各逻辑函数的与非-与非表达式分别为逻辑图略。表A3ABCRYG000100001010010×××011001100×××101×××110×××111010四、驱动方程：J0=Q2K0=1，J1=1K1=Q2⊙Q0，J2=1

6、K2=+Q0波形图如图A4。图A4五、1．状态转换真值表如表A5所示。表A5激励方程：D2=Q1，D1=Q0，状态方程：，，状态图如图A5所示。图A5电路具自启动能力2．电路图略。六、各输出端Q3、Q2、Q1、Q0和L的波形如图A6所示。图A6七、MN=008进制计数器，MN=019进制计数器，MN=1014进制计数器，MN=1115进制计数器。八、对应vI画出图中vO1、vO2的波形如图A8所示。图A8数字电子技术基础试卷(本科)及参考答案试卷二及其参考答案试卷二一、（18分）选择填空题1.用卡诺图法化简函数F(ABCD)=(0,2,3,4,6,11,12)+

7、(8,9,10,13,14,15)得最简与-或式________。A.B.C.D.2.逻辑函数F1、F2、F3的卡诺图如图1-2所示，他们之间的逻辑关系是。A．F3=F1•F2B．F3=F1+F2C．F2=F1•F3D．F2=F1+F3图1-23.八选一数据选择器74151组成的电路如图1-3所示，则输出函数为（）。A．B．C．D．图1-34.图1-4所示电路中，能完成Qn+1=逻辑功能的电路是（）图1-45.D/A转换电路如图1-5所示。电路的输出电压υ0等于（）A.4.5VB.-4.5VC.4.25VD.-8.25V图1-56.用1K×4位的DRAM设计4K

8、×8位的存储器的系统需要