多核高速并行数字信号处理板设计及应用v1.0

《多核高速并行数字信号处理板设计及应用v1.0》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、多核高速并行数字信号处理板设计及应用摘要随着DSP芯片生产制造技术的日益发展，基于多核的高性能DSP在通信与信息系统、信号与信息处理、自动控制、雷达、军事、航空航天、医疗、家用电器等许多领域获得越来越多的应用。本文将介绍基于4片ADSP-TS201的高速并行数字信号处理板的软硬件设计及在某雷达相参处理设备中的应用。关键词高速DSP；TS201；并行计算；相参处理DesignandApplicationofMulti-coreHigh-speedParallelDigitalSignalProcess

2、ingBoardAbstractWithgrowingmanufacturingtechnologyofDSPchips,high-performancemulti-CPUDSPgetsmoreandmoreapplicationsincommunicationsandinformationsystems,signalandinformationprocessing,automaticcontrol,radar,military,aerospace,medical,householdapplianc

3、esandmanyotherareas.Thispaperdescribesthehardwareandsoftwaredesignofahigh-performanceDSPboardbasedon4ADSP-TS201,andthenshowsanapplicationexampleinaradarphaseprocessingequipment.KeyWordsHigh-speedDSP,TS201,parallelcompute,phaseprocessing1引言随着实时信号处理的发展，数

4、据处理速度大大提高，同时运算量大，数据吞吐量急剧上升，对数据处理的要求也不断提高。随着大规模集成电路技术的发展，作为数字信号处理的核心数字信号处理器(DSP)得到了快速的发展和应用。ADSP-TS201DSP是美国模拟器件公司（AnalogDeviceInc.）继TSl01之后推出的一款高性能处理器。此系列DSP性价比很高，兼有FPGA和ASIC信号处理性能和指令集处理器的高度可编程性，适用于大存储量、高性能、高速度的信号处理和图像处理。TS201本身提供有可实现互连所需的片内总线仲裁控制和特有的链

5、路口。可以方便的以各种拓扑结构互连DSP，以满足大运算量的需求。下面将介绍基于4片TS201设计的高速并行DSP板，可满足通信与信息系统、信号与信息处理、自动控制、雷达、军事、航空航天、医疗、家用电器等许多领域的应用需求。2系统设计2.1ADSP-TS201简介ADSP-TS201处理器具有高速运算能力、可时分复用、并行处理、数据吞吐率高等特点。该处理器片内集成大容量存储器，性价比高，并兼有ASIC和FPGA的信号处理性能、指令集处理器的高度可编程性与灵活性，适用于高性能、大存储量的信号处理和图像应

6、用。该处理器采用超级哈佛结构，静态超标量操作适合多处理器模式运算，可直接构成分布式并行系统和共享存储式并行系统。其主要性能指标如下：Ø最高工作主频可达600MHz，指令周期为1.67ns，可支持单指令多数据(SIMD)操作；Ø采用LVDS技术和DDR方式传输数据，单向最大速率为500MB/s，数据吞吐量为4GB/s；Ø4条128位数据总线可与*MB的RAM相连，其34位地址总线可提供4GB的寻址空间；Ø有4个链路口，每个链路口可提供1.2GB／s的传输速率，并可同时进行DMA传输；Ø可通过共享总线提

7、供无缝连接以用于片内集成总线的仲裁控制；Ø片上SDRAM控制器和片上DMA控制器可提供14条DMA通道。2.2系统结构设计该DSP板主要由四片TS201芯片，一片AlteraEP2S90系列FPGA芯片组成。同时使用了一些RAM、FLASH和SDRAM器件来存储系统中的数据和程序。系统与外部进行通信的接口主要采用CPCI总线接口。本设计采用DSP结合FPGA的方式。这种方式最大的优点就是结构灵活，有较强的通用性，适合模块化设计，并能够提高效率，同时，其开发周期较短，系统容易维护和扩展，所以，这种结构

8、目前比较流行。该系统的结构框图如图1所示。多DSP设计通常有共享总线方式和链路口耦合方式两种结构。共享总线结构的优点是可以提供全局地址空间，把多DSP的地址空间映射到主机的内存空间进行统一访问。任一DSP也可通过总线读写其它处理器内存，操作方便。当多DSP间数据交换频繁时，总线竞争往往造成数据通信的总线瓶颈，则采用链路口耦合方式，各DSP总线独立，拥有完全独立的内存空间，各DSP程序设计可完全独立，减小了程序调试的难度。各DSP之间仅通过链路口无缝连接，片间连线少，降