序列检测器的设计

《序列检测器的设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、黄淮学院信息工程学院2013-2014学年度第一学期EDA课程设计报告一、基本信息项目名称：序列检测器的设计姓名：牛晓瑞臧艺迪学号：1134140106、10班级：通信1101B专业：通信工程实验类型：综合型实验学时：6学时实验时间：2013-11-28、12-051．了解序列检测器的工作原理；2．掌握时序电路设计中状态机的应用；3．进一步掌握用VHDL语言实现复杂时序电路的设计过程。二、实验目的及要求1．PC机　　一台；2．AlteraBlaster下载器　一根；3．KHF-5实验箱　一台。三、实验环境<一>实验原理：1)序列检测器在很多数字系统中都不可缺少，尤其是在通信

2、系统当中。序列检测器的作用就是从一系列的码流中找出用户希望出现的序列，序列可长可短。比如在通信系统中，数据流帧头的检测就属于一个序列检测器。序列检测器的类型有很多种，有逐比特比较的，有逐字节比较的，也有其他的比较方式，实际应用中需要采用何种比较方式，主要是看序列的多少以及系统的延时要求。现在就逐比特比较的原理简单的介绍一下。2)逐比特比较的序列检测器是在输入一个特定波特率的二进制码流中，每进一个二进制码，预期望的序列相比较。首先比较第一个码，如果第一个码与期望的序列的第一个码相同，那么下一个进来的二进制码再和期望的序列的第二个码相比较，依次比较下去，直到所有的码都和期望的序

3、列相一致，就认为检测到一个期望的序列。如果检测过程中出现一个码与期望的序列当中对应的码不一样，则从头开始比较。<二>实验内容：本实验就是要设计一个序列检测器，要求检测的序列长度为8位，实验中用拨挡开关的SW1～SW8来作为外部二进制码流的输入，在FPGA内部则是逐个比较。同时用按键模块的S1来作为一个启动检测信号，每按下S1一次，检测器检测一次，如果序SW1～SW8输入的序列与VHDL设计时期望的序列的一致，则认为检测到一个正确的序本实验设计一个频率计，系统时钟选择核心板上的50MHz的时钟，闸门时间为1s，在闸门为高电平期间，对输入的频率进行计数，当闸门变低的时候，记录当

4、前的频率值，并将频率计数器清零，频率的显示每过2秒刷新一次。被测频率通过一个拨动开关来选择是使用系统中的数字时钟源模块的时钟信号还是从外部通过系统的输入输出模块的输入端输入一个数字信号进行频率测量。当拨动开关为高电平时，测量从外部输入的数字信号，否则测量系统数字时钟信号模块的数字信号。步骤如下：1．打开QUARTUSII软件，新建一个工程。2．建完工程之后，再新建一个VHDLFile，打开VHDL编辑器对话框。3．按照实验原理和自己的想法，在VHDL编辑窗口编写VHDL程序，参照提供的示例程序。4．编写完VHDL程序后，保存起来。方法同实验一。5．将编写的VHDL程序进行编

5、译并生成模块符号文件，并对程序的错误进行修改，最终所有程序通过编译并生成模块符号文件。四、实验内容列，否则如果有一个不同，则认为没有检测到正确的序列。另外为了便于观察，序列检测结果用一个LED显示，本实验中用LED模块的D1来显示，如果检测到正确的序列，则LED亮起，否则LED熄灭；用数码管来显示错误码的个数。另外就是序列检测时钟信号的输入，本实验选择时钟模块的1KHz信号。<三>实验步骤：1）打开QUARTUSII软件，新建一个工程。2）建完工程之后，再新建一个VHDLFile，打开VHDL编辑器对话框。3）按照实验原理和自己的想法，在VHDL编辑窗口编写VHDL程序，用

6、户可参照光盘中提供的示例程序。4）编写完VHDL程序后，保存起来。方法同实验一。5）对编写的VHDL程序进行编译并仿真，对程序的错误进行修改。6）编译仿真无误后，依照《用户手册》进行管脚分配。分配完成后，再进行全编译一次，以使管脚分配生效。7）用下载电缆通过JTAG口将对应的sof文件加载到FPGA中。8）将数字信号源模块F的时钟选择为1KHZ，拨动八位拨动开关（SW8～SW1），使其为一个二进制数值，注意此时SW8代表高位。按下键盘模块的S1键开始检测。如果八位拨动开关设定的二进制值与程序设定的"11001100"值相同，观察发光管模块的D1的状态以及数码管上显示的值。如

7、果与程序设定的值不同，观察发光管模块的D1的状态以及数码管上显示的值。观察实验结果是否与自己的编程思想一致。9）实验完毕，关闭电源，整理实验器材。五、实验分析及总结一、VHDL程序：--Title:序列检测器----Author:----Data:2006-10-1---------------------------------------libraryieee;useieee.std_logic_1164.all;useieee.std_logic_arith.all;useieee.std_logic_uns