eda交通灯课程设计

《eda交通灯课程设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、湖南工程学院课程设计课程名称嵌入式系统课题名称十字路口的交通信号灯的控制电路设计专业电子信息工程班级电子信息0703学号200701030309姓名李海指导教师贺攀峰2010年12月20日湖南工程学院课程设计任务书课程名称：嵌入式系统题目：十字路口的交通信号灯的控制电路设计专业班级：电信0703班学生姓名：李海指导老师：贺攀峰审批：任务书下达日期2010年12月20日设计完成日期2010年12月31日设计内容与设计要求CPLD为复杂可编程逻辑器件，通过EDA技术对其进行编程，可将一个较复杂的数字系统集成于一个芯片中，制成专用集成电路芯片，并可随时在系统修改其逻辑

2、功能。有关知识可参见相关教材或参考书。一．设计内容1.设计制作一块十字路口的交通信号灯的控制电路的专用芯片。2.A方向和B方向各设置红（R）、黄（Y）、绿（G）三盏灯，三盏灯按合理的顺序亮灭，并能将灯亮的时间以倒计时的方式显示出来。3.两个方向各灯的时间可方便地进行设置和修改。假设A方向为主干道，车流量大，A方向通行时间比B方向长。设A方向每次至少通行t1秒,B方向每次至多通行t2秒,黄灯亮t秒。二、设计要求：1、设计思路清晰，给出整体设计框图；2、在QUARTUSⅡ中设计各单元电路，完成其功能仿真和编译并生成低层模块；3、在QUARTUSⅡ中完成顶层设计并编译

3、通过；4、在QUARTUSⅡ中完成设计下载并调试电路；5、写出设计报告；主要设计条件1.提供EDA实验室；2.提供EL实验箱和CPLD芯片;3.提供ALTERA公司的QUARTUSII设计软件说明书格式1.课程设计封面；2.任务书；3.说明书目录；4.设计总体思路，基本原理和框图（顶层电路图）；5.单元电路设计（各次级模块电路图）；6.设计仿真；7.编程下载；8.总结与体会；9.附录；10.参考文献。进度安排星期一、二：下达设计任务书，介绍课题内容与要求；介绍QUARTUSⅡ软件的使用；查找资料，确定总体设计方案和单元电路设计；星期三～第二周星期一：单元电路设计

4、与仿真，硬件下载；第二周星期二、三：硬件下载；第二星期四、五：书写设计报告，打印相关图纸；答辩参考文献1.康华光主编.电子技术基础（数字部分），高等教育出版社。2.阎石主编.电子技术基础（数字部分），清华大学出版社。3.陈大钦主编，电子技术基础实验，高等教育出版社。4.彭介华主编，电子技术课程设计指导，高等教育出版社。5.张原编著，可编程逻辑器件设计及应用，机械工业出版社。6.荀殿栋，徐志军编著，数字电路设计实用手册，电子工业出版社。7.QUARTUSⅡ入门8.刘洪喜，陆颖编著.VHDL电路设计实用教程清华大学出版社目录1.总体设计11.1设计总体思路11.2总

5、体框图22.单元电路设计22.1控制模块22.2计数模块52.2.125进制递减计数器的VHDL源文件62.2.23进制递减计数器的VHDL源文件82.2.335进制递减计数器的VHDL源文件102.2.430进制递减计数器的VHDL源文件122.2.545进制递减计数器的VHDL源文件142.3显示模块163.总电路设计203.1仿真结果203.2仿真结果分析214.总结与体会225.参考文献231.总体设计1.1设计总体思路用FPGA为核心器件,用VHDL为设计手段设计制作一个十字路口交通管理器。该管理器控制甲、乙两道（乙道为主干道）的左转灯、直行灯和等待黄

6、灯，用以指挥车辆有序安全通过。交通管理器示意图如图所示:图1-1交通管理示意图图中R1、G1、Y1分别表示甲道左转、直行、等待灯（灭表示通行，亮表示禁止）；R2、Y2、G2分别表示乙道左转、直行、等待灯（灭表示通行，亮表示禁止）。定时器分别确定甲道和乙道左转及直行的通行时间和等待黄灯亮的时间。具体设计要求如下：用四位数码显示器分别显示甲乙两道左转、直行、等待时间（每边两位）；其计时间隔为1S。交通灯控制器工作流程如下：甲道左转通行（甲道直行禁止，乙道全禁止）25S－等待（甲黄灯亮）3S－甲道直行通行（甲道左转禁止，乙道全禁止）35S--等待（甲黄灯亮）3S－乙道

7、左转通行（乙道直行禁止，甲道全禁止）30S－等待（乙黄灯亮）223S－乙道直行通行（乙道左转禁止，甲道全禁止）45S--－等待（乙黄灯亮）3S－重复……因此，我设置7个状态，用w0到w4控制状态的转换。c1到c5、b1到b5控制计数器计数。同时，c1到c5控制数码管显示方式。1.2总体框图交通灯控制模块计数模块显示模块图1-2总体框图2.单元电路设计2.1控制模块22控制模块是整个模块的核心。控制着各种状态之间的转换，从而实现设计要求实现的功能。控制模块的VHDL源文件如下：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTIT

8、YjiaotongISP