fpga实验报告-李聪组new

fpga实验报告-李聪组new

ID:18511843

大小:2.58 MB

页数:23页

时间:2018-09-18

fpga实验报告-李聪组new_第1页
fpga实验报告-李聪组new_第2页
fpga实验报告-李聪组new_第3页
fpga实验报告-李聪组new_第4页
fpga实验报告-李聪组new_第5页
资源描述:

《fpga实验报告-李聪组new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、李聪通信1101班学号11211060《信息论基础》实验报告FPGA实验报告学院电子信息工程学院专业通信工程姓名李聪学号11211060同组成员:闫科吴文文韩富玮罗玉明指导教师张立军作者:李聪时间2014年5月03日23李聪通信1101班学号11211060目录实验(一)——认识FPGA开发板3一、实验目的3二、实验原理31.FPGA组成32.FPGA设计流程33.实验思路:5三、实验步骤53.1新建ISE工程53.2添加源文件63.3代码综合83.4添加约束文件83.5布线93.6生成比特流并下载到FPGA上9四、实验拓展12设计思路:12源文件13约束文件1

2、4仿真文件14五、思考题15测试程序:15仿真波形17六、实验感想与收获176.1、感想176.2、一些Verilog语句归纳:18七.附录:201.Kintex-7FPGA主要包括特性:202.FPGA主要原理213.FPGA的基本特点:224.FPGA一些应用2223李聪通信1101班学号11211060实验(一)——认识FPGA开发板一、实验目的1、了解FPGA开发流程2、了解XilinxKC705开发平台二、实验原理1.FPGA组成FPGA是FieldProgrammableGateArray的缩写,即现场可编程门阵列,它是在CPLD的基础上发展起来的新

3、型高性能可编程逻辑器件,它一般采用SRAM工艺,也有一些专用器件采用Flash工艺或反熔丝(Anti-Fuse)工艺等。FPGA的集成度很高,其器件密度从数万系统门到数千万系统门不等,可以完成极其复杂的时序与组合逻辑电路功能,适用于高速、高密度的高端数字逻辑电路设计领域。FPGA的基本组成部分有可编程输入/输出单元、基本可编程逻辑单元、嵌入式RAM、丰富的布线资源、底层嵌入功能单元、内嵌专用硬核等。2.FPGA设计流程一般来说,完整的FPGA设计流程包括电路设计与输入、功能仿真、综合优化、综合后仿真、布局布线、布局布线后仿真、板级验证与加载配置调试等主要步骤,如

4、图1所示。(1)电路设计与输入。电路设计与输入是指通过某些规范的描述方式,将工程师电路构思输入给EDA工具。常用的设计输入方法有硬件描述语言(HDL)和原理图设计输入方法等。HDL语言中,应用最为广泛的是VHDL和VerilogHDL。(2)功能仿真。电路设计完成后,要用专用的仿真工具对设计进行功能仿真,验证电路功能是否符合设计要求。(3)综合优化。综合优化(Synthesize)是指将HDL语言、原理图等设计输入翻译成由与、或、非门,RAM,触发器等基本逻辑单元组成的逻辑连接(网表),并根据目标与要求(约束条件)优化所生成的网表,输出edf和edn等标准格式的

5、网表文件,供FPGA厂家的布局布线器进行实现。(4)综合后仿真。综合完成后需要检查综合结果是否与原设计一致,做综合后仿真。在仿真时,把综合生成的标准延时文件反标到综合仿真模型中去,可估计门延时带来的影响。23李聪通信1101班学号11211060(5)实现与布局布线。综合结果的本质是一些与、或、非门,触发器,RAM等基本逻辑单元组成的逻辑网表,它与芯片实际的配置情况有较大差距。此时,应该使用FPGA厂商提供的软件工具,根据所选芯片型号,将综合输出的逻辑网表适配到具体FPGA器件上,这个过程叫做实现过程。在实现过程中,最主要的过程就是布局布线。所谓布局(Place

6、)是指将逻辑网表中的硬件原语或者底层单元合理地适配到FPGA内部的固有硬件结构上;所谓布线(Route)是指根据布局的拓扑结构,利用FPGA内部的各种连线资源,合理正确连接各个元件的过程。(6)时序仿真与验证。将布局布线的时延信息反标到设计网表中,所进行的仿真就叫时序仿真或布局布线后仿真,简称后仿真。布局布线后仿真的主要目的在于发现时序违规(TimingViolation),即不满足时序约束条件或者器件固有时序规则(建立时间、保持时间)的情况。(7)板级仿真与验证。在有些高速设计情况下还需要使用第三方的板极验证工具进行仿真与验证。这些工具通过对设计的IBIS、H

7、SPICE等模型的仿真,能较好地分析高速设计的信号完整性、电磁干扰(EMI)等电路特性等。(8)对器件下载调试。设计开发的最后步骤是在线调试或者将生成的配置文件写入芯片中进行测试。示波器和逻辑分析仪是逻辑设计的主要测试工具。以上任何仿真或者验证步骤出现问题,就需要根据错误的定位返回到相应的步骤更改或者重新设计。本实验采用的是Xilinx公司的带有Kintex-7FPGA的KC705开发平台。Xilinx的7系列FPGA包括Artix-7,Kintex-7和Virtex-7三个系列。具有超高端连接带宽,逻辑容量和信号完整性,提供低成本,小型尺寸和大容量的要求严格的

8、高性能应用。其中,Kin

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。