电子锁及门铃电路设计

《电子锁及门铃电路设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、电子锁及门铃电路设计11第1章电子锁及门铃电路设计1.1设计任务利用数字电路的理论和知识进行设计，设计一个电子锁，密码为8位二进制代码，当开锁输入码与密码一致时，锁被打开，当开锁输入码与密码不一致时，则报警。1.2任务要求设计一个电子锁，其密码为8位二进制代码，开锁指令为串行输入码；开锁输入码与密码一致时，锁被打开；当开锁输入码与密码不一致时，则报警。报警时间持续15秒，停3秒后再重复出现；报警器可以兼作门铃使用，门铃时间为10秒；设置一个系统复位开关，所有的时间数据用数码管显示出来。1.3系统分析与设计1.3.1设计思路（1）用8个数码开关作为8位二进制密码输入，开关闭合为1，打

2、开为0。（2）用2个与门和2个或非门与输入密码进行比较，输出比较结果。并设置密码为11001100。（3）输出结果为1表示密码正确，按下确认键后二极管发光。输出结果为0表示密码错误，按下确认键后蜂鸣器响15秒停3秒并重复出现。（4）门铃按键按下时蜂鸣器响10秒后停止。（5）计数器控制蜂鸣器响的时间和数码管的显示。11密码输入密码比较1二极管发光确认键0数码管显示计数器门铃按键蜂鸣器图3.1原理方框图1.3.2软件设计图3.2.1密码模块仿真图11仅用简单的2个与门和2个或非门构成8位2进制密码的输入比较端，逻辑功能简单，不易出错。但有不能改密码的限制，此电路的密码为11001100

3、，开关合上为1打开为0。当密码输入正确即如图所示的开关状态并合上确认键时，最后一个与门输出的为高电平。从而实现密码锁功能。图3.2.2脉冲模块仿真图用555时基电路结合电阻、电容构成脉冲发生器。调节电容电阻使得OUT端输出周期为1S的脉冲。这样的脉冲发生器简单而又实用，可以很精确地控制脉冲频率，振幅。图3.2.3计数模块仿真图11由于题目要求控制报警器响15S停3S，并重复出现。这么长的时间是振荡器无法达到的。于是用计数器可以准确地控制时间。如上图所示，用与门、非门、或门等可以巧妙地实现某些逻辑功能。当计数器到达15时输出一个脉冲信号使得与蜂鸣器相接端变为低电平从而达到响15秒的效

4、果。而此时计数器继续计数，当到18秒时又输出一个脉冲使蜂鸣器响同时计数器被置零并重新开始计时。从而达到蜂鸣器响15S停3S并重复出现的功能。而对于门铃电路，用同样的方法使得计数器在到达10秒时输出一个脉冲使得计数器清零，同时用锁存器保持这个脉冲即让计数器不再计数。实现了门铃响10秒便不再响。计数器的输出端与数码管显示电路相连，因要求用数码管显示，而所有数据均是用计数器控制，因此直接用计数器控制数码管显示是最便捷的方式了。由于用到较少的集成芯片，且使用简单的门电路，使得电路看起来较为凌乱，但成功地实现了实训所要求的功能。图3.2.4显示模块仿真图显示这一块相对比较简单，只需要用到74

5、48译码器、电阻和数码管。只要了解了他们的功能并正确接线即可得到所需功能。但由于在较小空间里有很多的线。在连接时需要特别细心，否则一旦错误开始检查将是很费时的工程。11在我们的实训设计中，译码器的输入端由计数器控制，只需将两片十进制计数器芯片的8个输出端与译码器的8个输入端一一连接即可达到用计数器控制数码管显示的功能。1.4总电路图图1.4.1完整功能模块仿真图综合以上仿真图所得结果如下：（1）输入8位正确密码，按下确认键后，二极管发光，并发出提示音。（2）输入8为错误密码，按下确认键后，二极管不发光，数码管显示时间。0-15秒之间蜂鸣器响，15-18秒之间蜂鸣器停。数码管在18秒

6、瞬间跳变为0蜂鸣器响并重新计时。（3）按下门铃按键，数码管从0开始计时，蜂鸣器响，跳至10秒瞬间跳变为0，蜂鸣器停止响，并不再重复。（4）按下复位键后，数码管从任意状态跳变为0，蜂鸣器停响。即完整地实现了实训所要的密码锁及门铃电路的所有功能。111.5主要元器件及器件清单1.5.174ls161图1.5.1集成计数器74161引脚图VccRCOQAQBQCQDETLD74LS74RDCPABCDEPGND1234567816151413121110974LS16174161是4位二进制同步加计数器。上图别是它的引脚图，其中RD是异步清零端，LD是预置数控制端,A、B、C、D是预置数

7、据输入端,EP和ET是计数使能端，RCO=ET•QA•QB•QC•QD是进位输出端，它的设置为多片集成计数器的级联提供了方便。1.异步清零  当RD=0时，不管其他输入端的状态如何（包括时钟信号CP）,计数器输出将被直接置零，称为异步清零。2.2.同步并行预置数  在RD=1的条件下，当LD=0、且有时钟脉冲CP的上升沿作用时,A、B、C、D输入端的数据将分别被QA～QD所接收。由于这个置数操作要与CP上升沿同步，且A～D的数据同时置入计数器，所以称为同步并行置数。3