数字秒表的设计new

数字秒表的设计new

ID:18487912

大小:549.50 KB

页数:16页

时间:2018-09-18

数字秒表的设计new_第1页
数字秒表的设计new_第2页
数字秒表的设计new_第3页
数字秒表的设计new_第4页
数字秒表的设计new_第5页
资源描述:

《数字秒表的设计new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、常熟理工学院课程设计报告课程设计报告课程EDA课程设计题目数字频率计系别物理与电子工程学院年级2008专业电子科学与技术班级学号学生姓名指导教师职称设计时间2011-07-01~2011-07-0514常熟理工学院课程设计报告绪论1第一章数字频率计的设计方案11.1数字频率计的基本设计原理21.2数字频率计的基本设计原理图2第二章数字频率计的模块介绍32.1测频控制信号发生器模块32.1.1测频控制信号的运行32.1.2测频控制信号发生器源程序代码32.1.3测频控制信号发生器的例化元件符号42.1.4测频控制信号发生器仿真图42.2分频器模块

2、42.2.1分频器的逻辑功能42.2.2分频器的源程序代码52.2.3分频器的例化元件符号52.2.4分频器仿真图62.3十进制计数器模块62.3.1十进制计数器的逻辑功能62.3.2十进制计数器的源程序代码62.3.3十进制计数器例化元件符号72.3.4十进制计数器仿真图72.4扫描电路模块72.4.1扫描电路逻辑功能72.4.2扫描电路源程序代码82.4.3扫描电路例化元件符号92.4.4扫描电路仿真图92.5BCD数码显示电路92.5.1BCD数码显示电路逻辑功能92.5.2BCD数码显示电路源程序代码102.5.3BCD数码显示电路例化

3、元件符号112.5.4BCD数码管显示电路仿真图11总结12参考资料参考资料1314常熟理工学院课程设计报告绪论EDA(ElectronicDesignAutomation)即电子设计自动化[1,6]。EDA技术指的是以计算机硬件和系统软件为基本工作平台,以大规模可编程逻辑器件为设计载体,以硬件描述语言为系统设计的主要表达方式,自动完成集成电子系统设计的一门新技术。EDA旨在帮助电子设计工程师在计算机上完成电路的各种设计,使得硬件设计如同软件设计一样方便快捷,为数字系统设计带来了极大的灵活性。与早期的电子CAD软件相比,EDA软件的自动化程度更

4、高,功能更完善,运行速度更快,而且操作界面友好,有良好的数据开放性、互换性和兼容性。因此,EDA技术很快在世界各地的电子电路设计领域得到了广泛应用,并已成为新一代电子技术发展的重要方向。现代EDA技术的基本特征是采用高级语言描述,具有系统级仿真和综合能力。以VHDL语言[2]为代表的硬件描述语言是各种描述方法中最能体现EDA优越性的描述方法,并于1984年被IEEE确定为标准化的硬件描述语言。它有强大的行为描述能力和多层次的仿真模拟,程序结构规范,VHDL综合器性能日益完善,设计效率较高。数字频率计是数字电路中的一个典型应用,实际的硬件设计用到

5、的器件较多,连线比较复杂,而且会产生比较大的延时,造成测量误差、可靠性差。随着复杂可编程逻辑器件(CPLD)[3,4]的广泛应用,以EDA工具作为开发手段,运用VHDL语言。将使整个系统大大简化。提高整体的性能和可靠性。本设计用VHDL在CPLD器件上实现一种八进制数字频率计测频系统,能够用十进制数码显示被测信号的频率,不仅能够测量正弦波、方波和三角波等信号的频率,而且还能对其他多种物理量进行测量。具有体积小、可靠性高、功耗低的特点。14常熟理工学院课程设计报告第一章数字频率计的设计方案1.1数字频率计的基本设计原理频率信号易于传输,抗干扰性强

6、,可以获得较好的测量精度。因此,频率检测是电子测量领域最基本的测量之一。本文的数字频率计关键组成部分包括一个测频控制信号发生器、一个计数器、一个扫描电路、一个BCD数码显示电路。按照计算每秒内待测信号的脉冲个数的基本原理来设计。系统正常工作时,时钟信号发输入1Hz的标准信号,经过65536分频后再经过测频控制信号发生器的处理,即可产生一个脉宽为1秒的时钟信号。在标准信号产生期间TESTCTL的计数使能信号TSTEN不仅能产生一个1秒脉宽的周期信号,并且能对频率计的每一计数器CNT10的ENA使能端进行同步控制。当TSTEN高电平时,允许计数;低

7、电平时,停止计数,并保持其所计的数。在停止计数期间,首先利用扫描电路计算出1秒内的计数结果,再由外部的7段译码器译出并稳定显示。扫描电路扫描完成之后,必须有一清零信号CLR_CNT对计数器进行清零,为下1秒钟的计数操作作准备。1.2数字频率计的基本设计原理图图1.2数字频率计设计原理图14常熟理工学院课程设计报告第二章数字频率计的模块介绍2.1测频控制信号发生器模块2.1.1测频控制信号的运行鉴于频率测量的基本原理是计算每秒钟内待测信号的脉冲个数。这就要求测频控制发生器TESTCTL的计数使能信号TSTEN不仅能产生一个1秒脉宽的周期信号,并且

8、能对频率计的每一计数器CNT10的ENA使能端进行同步控制。当TSTEN高电平时,允许计数器CNT10计数;低电平时,计数器CNT10停止计数。2.1

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。