嵌入式课程设计：基于arm9的uart驱动程序设计

《嵌入式课程设计：基于arm9的uart驱动程序设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、XXXX大学课程设计专用纸目录第1章设计目的1第2章设计思路22.1总体说明22.2硬件设计22.3系统整体硬件框图5第3章关键技术62.1ARM9处理器62.2嵌入式C语言开发技术82.3ADS开发环境82.4题目针对的关键技术11第4章程序流程13第5章主要源代码15第6章运行结果及结论19参考文献2020XXXX大学课程设计专用纸第1章设计目的1.学习模拟输入输出接口的原理2.掌握接口程序实现的基本方法3.掌握简单并行输入输出接口的工作原理及使用方法,进一步熟悉掌握输入输出单元的功能和使用。20XXXX大学课程设计专用纸第2章设计思路2.1总体说明本课程设计

2、为模拟输入输出接口的实验，使用一片缓冲芯片74LS244来把CPU外面的输入数据写入CPU的并行总线上，之后，并行总线上的数据被一片数据锁存芯片74LS273保留，CPU通过选中锁存芯片，并读取预先设给锁存器地址内的内容，就可以把数据读出，来确定外面的数据的高低。本实验的输入是用8个带锁的按键的按下和未按下两种工作状态来表示输入接口的高低状态（每个按键代表1个数字位，按键均不按下，代表数字量为255，全按下为0，每个按键的都是2的权值，在不按下时，最靠近键盘的按键代表1，之后依次是2；4；8；16；32；64；128。按下时均代表0），然后，再通过8个LED灯亮和

3、灭两种工作状态，以及LCD上用数据值来清楚的反映各状态的输出显示，从而完成模拟的输入输出接口的实现。2.2硬件设计该程序在硬件上需要74LS244，74LS273等接口芯片的支持。（1）74LS244是一种三态输出的八缓冲器和线驱动器，该芯片的引脚图和功能表如下所示。74LS244管脚分配74LS244功能20XXXX大学课程设计专用纸从图可见，该缓冲器有8个输入端和8个输出端，从表中可见74LS244的功能为：当使能端EN为低电平时，输出等于输入；当使能端EN为高电平，输入X为任意值(即不论为“H”还是为“L”都一样)时，输出为高阻态。经74LS244缓冲后，输

4、入信号被驱动，输出信号的驱动能力加大了。74LS244缓冲器主要用于三态输出的存储地址驱动器、时钟驱动器和总线定向接收器和定向发送器等。（2）74LS273是一种8D锁存器，具有三态驱动输出，其逻辑电路及引脚图如图所示。74LS273管脚分配74LS273功能表由图可见，该锁存器由8个D门组成，有8个输入端1D一8D，八个输出端1Q一8Q，使能端有效时，将D端数据打入锁存器中D门，当输出允许端有效时，将锁存器中锁存的数据送到输出端Q。表中H为高电平，L为低电平，Q0为原状态，Z为高阻态，X表示任意值(即不论为“H”还是为“L”都一样)。从表中可见74LS273的功

5、能为：当使能端为高电平时，同时输出允许端为低电平，则输出Q等于输入D；当使能端为低电平，而输出允许端也为低电平时，则输出Q=Qo(原状态，即使能端由高电平变为低电平前，输出端Q的状态，这就是“锁存”的意义)。74LS273锁存器主要用于锁存地址信息、数据信息以及DMA页面地址信息等。（3）20XXXX大学课程设计专用纸通常是采用TTL或CMOS电路锁存器、三态门等作为扩展芯片，通过P0口来实现扩展的简单I/O口扩展方案。它具有电路简单、成本低、配置灵活的特点。本实验采用74LS244作为扩展输入、74LS273作为扩展输出的简单I/O口扩展。扩展电路图如下所示：简

6、单I/O口扩展图在上述电路中采用的芯片为TTL电路74LS244、74LS273。其中74LS244为8缓冲线驱动器（三态输出），/G1、/G2为低电平有效的使能端，当二者之一为高电平时，输出为三态。74LS273为8D触发器，/CLR为低电平有效的清除端，当/CLR=0时，输出全为0且与其他输入端无关；CP端是时钟信号，当CP由低电平向高电平跳变时刻，D端输入数据传送到Q输出端。P0口作为双向8位数据线，既能够从74LS244输入数据，又能够从74LS273输出数据。输入控制信号由P2.0和/RD相“或”后形成。当二者都为0时，244的控制端/G有效，选通74L

7、S244，外部的信息输入到P0数据总线上。当与244相连的按键都没有按下时，输入全为1，若按下某键，则所在线输入为0。输出控制信号输入控制信号由P2.0和/WR相“或”后形成。当二者都为0后，74LS273的控制端有效，选通74LS273，P0上的数据锁存到273的输出端，控制发光二极管LED，当某线输出为0时，相应的LED发光。因为74LS244和74LS273都是在P2.0为0时被选通的，所以二者的口地址都为FEFFH（这个地址不是唯一的，只要保证P2.0=0，其它地址位无关）。但是由于分别由/RD和/WR控制，两个信号不可能同时为0，所以逻辑上二者不会发生冲

8、突。20X