欢迎来到天天文库
浏览记录
ID:18428876
大小:4.99 MB
页数:16页
时间:2018-09-17
《电工电子综合实验报告 南理工》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、电工电子综合实验实验报告数字计时器设计姓名:汤国苑学号:1110200208学院:自动化学院专业:自动化2013-9-616一、实验目的:1、掌握常见集成电路实现单元电路的设计过程。2、了解各单元再次组合新单元的方法。二、实验要求:实现0分0秒到59分59秒的可整点报时的数字计时器。三、实验内容:1、设计实现信号源的单元电路。2、设计实现0分0秒到59分59秒的计时单元电路。3、设计实现快速校分单元电路,含防抖动电路。4、加入任意时刻复位单元电路。5、设计实现整点报时的单元电路。四、实验所用元件及功能介绍元件型号数量NE5551片CD40401片CD45182片CD45112片74LS
2、003片74LS201片74LS213片74LS741片电容0.047uf1个电阻1504个电阻1k1个电阻3k1个单字屏共阴极数码管2块16蜂鸣器1个开关2个2、主要芯片引脚图及功能表2.2.1、CD4511译码器图2.2.1CD4511译码器引脚图表2.2.1CD4511译码器功能表输入输出LTBILED4D3D2D1gfedcba字符测灯0××××××11111118灭零10×00000000000消隐锁存111××××显示LE=0→1时数据译码11000000111111011000010000110111000101011011211000111001111311001001
3、10011041100101110110151100110111110061100111000011171101000111111181101001110011192.2.2、CD4518计数器16图2.2.2CD4518BCD码计数器引脚图表2.2.2CD4518BCD码计数器功能表:输入输出CRCPENQ3Q2Q1Q0清零1××0000计数0↑1BCD码加法计数保持0×0保持计数00↓BCD码加法计数保持01×保持2.2.3、CD4040分频器图2.2.3CD4040分频器引脚图2.2.4、NE555定时器16图2.2.2NE555定时器引脚图表2.2.2NE555定时器功能表(引
4、脚4)Vi1(引脚6)Vi2(引脚2)VO(引脚3)0××01>2/3Vcc>1/3Vcc01<2/3Vcc<1/3Vcc11<2/3Vcc>1/3Vcc不变2.2.5、74LS74D触发器图2.2.574LS74D触发器引脚图表2.2.574LS74D触发器功能表输入输出CPD清零×01×01置“1”×10×10送“0”↑11001送“1”↑11110保持011×保持16不允许×00×不确定2.2.6、74LS00双四与非门图2.2.674LS00双四与非门引脚图2.2.7、74LS20四入双与非门图2.2.774LS20四入双与非门引脚图2.2.8、74LS21四入双与门图2.2.
5、874LS21四入双与门引脚图3、电子计时器设计原理163.1、各部分电路解析3.1.1、脉冲发生电路脉冲发生电路即为电子计时器产生脉冲的电路,本文采用NE555振荡器和CD4040分频器产生实验所需要的脉冲信号频率其中:f0=1.44/[(R1+2R2)C]=4.38kHzR1=1KΩ,R2=3KΩ,C=0,047uF。12CD4040的最大分频系数是2,即Q12=f0/2=1Hz(理论值为1.068579Hz,每小时慢231.04秒),从Q12可以输出1Hz,从Q11可以输出2Hz,从Q6可以输出500Hz,从Q7可以输出1kHz。图1163.1..2、计时电路本文采用二—十进制加
6、法计数器CD4518来实现来实现计时电路。CD4518时一种常用的8421BCD码加法计数器。每一片CD4518集成电路中集成了两个相互独立的计数器,正好作为计时器的分位(00—59)与秒位(00-59)的计数。当清零端输入1,EN端为1且CP端输入时钟信号。其输出端Q3Q2Q1Q0输出从0000到1001(即十进制中的0到9)的循环。所以当使用其作为分和秒的个位进行计数时不需对其进行反馈清零,而用其进行分和秒的十位计数时,需要在Q3Q2Q1Q0输出0110时(即十进制中的6),对其进行清零(因为CD4518是异步清零)。16图23.4.1.3、译码显示电路本文选用CD4511数码管驱
7、动芯片,将计数电路产生的即使信号转化为数码管的显示信号。此处数码管选用共阴双字显示器,来自计数电路的信号通过译码器CD4511,为了避免电路中的电流过大而烧坏电路,本实验中在数码管的每一个显示输入端加上了限流电阻(约330欧姆)。16图33.4.1.4、报时电路记蜂鸣器的符号为W,根据报时要求实现三低一高整点报时(59分53秒、59分55秒、59分57秒低声报时,59分59秒高声报时)。得到报时电路的表达式如下:W=59′53″*f3+59′5
此文档下载收益归作者所有