数据采集系统简介研究意义和应用new

数据采集系统简介研究意义和应用new

ID:18312634

大小:287.00 KB

页数:13页

时间:2018-09-16

数据采集系统简介研究意义和应用new_第1页
数据采集系统简介研究意义和应用new_第2页
数据采集系统简介研究意义和应用new_第3页
数据采集系统简介研究意义和应用new_第4页
数据采集系统简介研究意义和应用new_第5页
资源描述:

《数据采集系统简介研究意义和应用new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、数据采集一前言1.1数据采集系统简介数据采集,是指从传感器和其它待测设备等模拟和数字被测单元中自动采集信息的过程。数据采集系统是结合基于计算机(或微处理器)的测量软硬件产品来实现灵活的、用户自定义的测量系统。该数据采集系统是一种基于TLC549模数转换芯片和单片机的设备,可以把ADC采集的电压信号转换为数字信号,经过微处理器的简单处理而交予数码管实现电压显示功能,并且通过与PC的连接可以实现计算机更加直观化显示。1.2数据采集系统的研究意义和应用在计算机广泛应用的今天,数据采集的在多个领域有着十分重要的应用。它是计算机与外部物理世界连接的桥梁。利用串行或红外通信方式,实现对移动数据

2、采集器的应用软件升级,通过制订上位机(PC)与移动数据采集器的通信协议,实现两者之间阻塞式通信交互过程。在工业、工程、生产车间等部门,尤其是在对信息实时性能要求较高或者恶劣的数据采集环境中更突出其应用的必要性。例如:在工业生产和科学技术研究的各行业中,常常利用PC或工控机对各种数据进行采集。这其中有很多地方需要对各种数据进行采集,如液位、温度、压力、频率等。现在常用的采集方式是通过数据采集板卡,常用的有A/D卡以及422、485等总线板卡。卫星数据采集系统是利用航天遥测、遥控、遥监等技术,对航天器远地点进行各种监测,并根据需求进行自动采集,经过卫星传输到数据中心处理后,送给用户使用

3、的应用系统。1.3系统的主要研究内容和目的本课题研究内容主要包括:TLC549的工作时序控制,常用的单片机编辑C语言,VB串口通信COMM控件、VB画图控件的运用等。本课题研究目的主要是设计一个把TLC549(ADC)采集的模拟电压转换成八位二进制数字数据,并把该数据传给单片机,在单片机的控制下在实验板的数码管上实时显示电压值并且与计算机上运行的软件示波器连接,实现电压数据的发送和接收功能。13二数据采集系统开发相关技术介绍2.1TLC549结构及工作原理2.1.1TLC549的概述TLC549是以8位开关电容逐次逼近A/D转换器为基础而构造的CMOSA/D转换器。它们设计成能通过

4、3态数据输出和模拟输入与微处理器或外围设备串行接口。TLC549仅用输入/输出时钟(I/OCLOCK)和芯片选择(CS)输入作数据控制。TLC549的I/OCLOCK输入频率最高可达1.1MHz。TLC549提供了片内系统时钟,它通常工作在4MHz且不需要外部元件。片内系统时钟使内部器件的操作独立于串行输入/输出的时序并允许TLC549像许多软件和硬件所要求的那样工作。I/OCLOCK和内部系统时钟一起可以实现高速数据传送以及对于TLC549为每秒40,000次转换的转换速度。TLC549的其他特点包括通用控制逻辑,可自动工作或在微处理器控制下工作的片内采样-保持电路,具有差分高阻

5、抗基准电压输入端、易于实现比率转换(ratiometricconversion)的高速转换器,定标(scaling)以及与逻辑和电源噪声隔离的电路。整个开关电容逐次逼近转换器电路的设计允许在小于17μs的时间内以最大总误差为±0.5最低有效位(LSB)的精度实现转换。TLC549C的工作温度范围为0℃至70℃。2.1.2TLC549的工作原理TLC548、TLC549均有片内系统时钟,该时钟与I/OCLOCK是独立工作的,无须特殊的速度或相位匹配。其工作时序如图2所示。当CS为高时,数据输出(DATAOUT)端处于高阻状态,此时I/OCLOCK不起作用。这种CS控制作用允许在同时使

6、用多片TLC548、TLC549时共用I/OCLOCK,以减少多路(片)A/D并用时的I/O控制端口。一组通常的控制时序为:(1)将CS置低。内部电路在测得CS下降沿后再等待两个内部时钟上升沿和一个下降沿后,然后确认这一变化,最后自动将前一次转换结果的最高位(D7)位输出到DATAOUT端上。(2)前四个I/OCLOCK周期的下降沿依次移出第2、3、4和第5个位(D6、D5、D4、D3),片上采样保持电路在第4个I/OCLOCK下降沿开始采样模拟输入。(3)接下来的3个I/OCLOCK周期的下降沿将移出第6、7、8(D2、D1、D0)个转换位,(4)最后,片上采样保持电路在第8个I

7、/OCLOCK周期的下降沿将移出第6、7、8(D2、D1、D0)个转换位。保持功能将持续4个内部时钟周期,然后开始进行32个内部时钟周期的A/D转换。第8个I/OCLOCK后,CS必须为高,或I/OCLOCK保持低电平,这种状态需要维持36个内部系统时钟周期以等待保持和转换工作的完成。如果CS为低时I/OCLOCK上出现一个有效干扰脉冲,则微处理器/控制器将与器件的I/O时序失去同步;若CS为高时出现一次有效低电平,则将使引脚重新初始化,从而脱离原转换过程。在36个内

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。