程控交换实验指导书

《程控交换实验指导书》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、程控交换实验指导书目　　录前言…………………………………………………………………………………1基本实验项目实验一　系统电源组成实验……………………………………………………8实验二　系统结构组成实验…………………………………………………10实验三　　系统控制模块实验…………………………………………………16实验四　　用户接口电路及2/4线变换实验…………………………………18实验五　　程控交换PCM编译码实验…………………………………………24实验六　　信号音产生实验……………………………………………………27实验七　　DTMF译码实

2、验……………………………………………………31实验八　　主叫识别（CID）实验……………………………………………36实验九　　外线接口模块实验…………………………………………………39实验十　时分交换实验………………………………………………………41实验十一多级交换实验………………………………………………………44实验十二　PC话务监视实验……………………………………………………46实验十三　基于PC参数设置实验……………………………………………49实验十四PC软件管理实验…………………………………………………51实验十五四方会议实

3、验………………………………………………………53实验十六　程控交换原理综合实验……………………………………………55附录程控交换机监控软件说明…………………………………………………………57程控交换机液晶键盘使用说明……………………………………………………57-97-程控交换实验指导书前言一、适用范围程控交换实验系统是为了配合《程控数字交换与交换网》的教学而设计的实验装置，这套系统上除了完成理论验证实验外，还可以完成该课程设计、毕业设计，以及二次性开发。本系统适合于各大学通信专业的专科生、本科生、研究生以及教师和相关的科研技术人员使

4、用。二、结构简介结构图如图一所示。程控交换实验系统采用模块化结构设计，主板实物结构图如下所示：图二：主板实物结构图1、程控交换系统模块（系统控制板）：它是整个系统的核心部分，主要由DSP芯片TMS320VC5402和XILINX的FPGA芯片XCV200PQ240（或ALTERA的FPGA：EP1C-97-程控交换实验指导书6Q240）构成，完成程控交换当中的交换、控制功能。程控交换系统模块的结构组成框图如图三所示。配置电路键盘程控交换系统控制（DSP）PCM译码PCM编码电话二用户接口电路电话一用户接口电路PCM译码DTMF采样F

5、SK信号音数模转换程控交换网络系统（FPGA）PCM编码PCM编码PCM译码用户接口电路电话三中继接口FSK信号音数模转换DTMF采样用户接口电路电话四PCM译码PCM编码LCD显示配置电路图一：系统结构图-97-程控交换实验指导书a)DSP数字信号处理部分：它由TMS320VC5402芯片、SRAM和FLASH构成微控制系统。完成信号的控制、FSK的编解码、DTMF信号的识别、计算机通信、EEPROM数据保存、铃音发生等多项功能。板上S2开关用于设定DSP的工作方式和频率，外部晶振为12MHz，该系统DSP的标准工作频率是84MH

6、z，产品在出厂时已设定好，无需调整。在做二次开发时根据需要进行调整，参看下表：MP/MC工作模式选择MD1MD2MD3时钟00015倍00110倍0105倍011保留1002倍1011/41101倍1111/2表一：DSP时钟模式板上具有DSP的JTAG接口，用于二次开发使用。b)FPGA可编程逻辑器件部分它由XILINX公司的FPGA（XCV200PQ240芯片、17V02PROM（或18V02PROM））或者ALTERA公司的FPGA（EP1C6Q240芯片、EPC2LC20）构成，PROM完成配置功能，FPGA在系统中完成时隙

7、交换、空分交换、中继通信和DSPI/O扩展、LCD显示控制等多项功能。板上SW-DIP88位拨码开关是选择FPGA配置方式的。J1-J5全为“1”是PROM自行加载配置，全为“0”是计算机配置，出厂时默认是PROM加载，做二次开发时才需改动，切换配置模式时必须将此5位都拨到同一端。-97-程控交换实验指导书M0-M2选择配置模式，见下表：配置方式M0M1M2上拉Master-serial000NOBoundary-scan101NOSelectMAP110NOSlave-serial111NOMaster-serial100YESB

8、oundary-scan001YESSelectMAP010YESSlave-serial011YES表二：FPGA配置模式表出厂时M0-M2已配置好无需改动。P4为FPGA配置接口，P1为FPGABoundary-scan接口，P2