multisim数字时钟设计实习报告[1]

multisim数字时钟设计实习报告[1]

ID:17939705

大小:379.50 KB

页数:17页

时间:2018-09-11

multisim数字时钟设计实习报告[1]_第1页
multisim数字时钟设计实习报告[1]_第2页
multisim数字时钟设计实习报告[1]_第3页
multisim数字时钟设计实习报告[1]_第4页
multisim数字时钟设计实习报告[1]_第5页
资源描述:

《multisim数字时钟设计实习报告[1]》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、Multisim实习报告数字时钟设计学院专业班级       姓   名      学   号      年月一、实验目的:1、学习一个EDA电子辅助设计软件-MultiSim2、学习MultiSim的基本操作3、熟悉MultiSim元器件库,如果是库中没有的元器件如何进行模型的添加4、功能设计模块化二、实验内容:利用MultiSim设计出一个数字式电子表电路:功能划分:–时间功能:显示、调整–日期和星期功能:显示、调整–跑表功能:起动、停止、复位要求:–各模块要能单独调试,各自保存一个文件–在总图中各功能模块用子电路进行封装

2、–功能按钮要复用,最多3个操作按钮三、实验设备:1、PC机一台2、MultiSim开发软件四、总体设计思路:数字式电子表电路总体可看成由年、月、日、星期、时、分、秒七大模块组成,每个子模块分别有显示部分和计数进位两大部分,可先分别设计这七大模块,之后再进行电路拼接、封装,并总体实现清零、停止、启动、调整功能。其中我主要用到的元器件有74LS160同步十进制计数器芯片,主要用来实现计数及进位的功能,以及LED数码管,主要用来实现显示功能。总体的清零、启动功能则通过高、低电平选择性接到CLR端来进行实现。停止功能由高、低电平选择性

3、接到ENP使能端来进行实现。在实现调整功能上,我使用了一个74LS153数据选择器,通过选择年、月、日来进行单步调节。五、各功能模块的设计:1、子模块秒的设计:秒模块可从0—59计数,即一个60进制带显示功能的计数器,所以在设计此模块时我使用了两个74LS160十进制计数器及两个LED显示元器件。其中74LS160中的QA,QB,QC,QD端口分别接到LED元器件的1,2,3,4端口中,用来实现计数器的显示功能,将一个方波脉冲接到低位74LS160计数器的CLK端,当方波周期为1S时,可实现秒表的计时功能。低位的计数器的进位端

4、RCO接到高位计数器的CLK端,表示当进行进位时,高位计数器计数,又注意到CLK端为低电平触发,所以在电路中加了个非门,使RCO进位端的高电平转换为低电平,这样就将两个计数器连接起来了。因为74LS160本身即为同步十进制计数器,所以低位的计数器模块我们可以不用管置数端LOAD及清零端CLR,到9后会自动进位,并重新从0开始计数,直接将他们接入高电平VCC即可,但是高位的74LS160是0-5的六进制计数器,我们需要对CLR端进行设计和使用。我采用了一个与非门(NAND2),接到QB,QC端,再接入CLR端,表示当计数器输出为

5、0110时(即6时),CLR端为低电平,计数器清零。这样一个从0—59的六十进制,带显示功能的计数器就设计好了,下图电路即为未封装的原始电路连接图。由于其中电路有些复杂,为了电路的简介与美观,进行电路模块的封装,选中要封装的部分,选择菜单栏中的PLACE,在下拉菜单中选择ReplacebySubcircuit,进行电路的封装,封装之后电路图为:其中I01端口为秒模块向分模块的进位端,从秒模块高位的CLR端引出的端口。1、子模块分的设计及分、秒模块的连接思路:分模块和秒模块本质的设计思路是一致的,都是0—59的60进制计数器,只

6、不过分模块的低位计数器中,CLK端口接秒模块高位计数器的进位端I01。下图为两模块连接并封装之后的电路图:2、带清零、暂停功能的分、秒计时器的设计:在第二步中设计的分、秒模块并没有清零、计时功能,因为使能端和CLR端并未选择性的接高、低电平。在设计暂停功能时,我选用了一个单刀双掷开关(SPDT),此开关一端接高电平VCC,一端接地,并将它连入四个计数器的使能端(ENP,ENT),通过控制开关来进行暂停和起跑,当开关连高电平时,计数器正常工作,开关接地时计数器暂停。清零功能的原理和暂停功能是一样的,但由于有计数器到6时清零,所以

7、要在电路中加入一个与门,即计数器到6或者开关接地时(因为CLR为低电平触发),计数器清零。封装后电路图如下,其中控制键为空格的单刀双掷开关实现清零功能,控制键为1的单刀双掷开光实现暂停功能,此图中电路正处在暂停阶段:下图中为正处于的清零状态下电路:分模块中高位计数器CLR端加的与门:1、子模块时的设计,以及时分秒模块的串接:小时模块是一个0—23的24进制计数器,低位计数器设计思路与分和秒模块是完全相似的,高位计数器唯一不同的地方就是当总体计数为0010(2)0100(4)时,实现清零功能,封装之后电路图为:其中封装部分电路如

8、下图:同分、秒模块的串接,我们可以将时模块也串接到电路当中:1、星期模块的设计,以及星期、时、分、秒模块的串接:由于星期模块是一个1-7的七进制计数器,所以只需要一个74LS160和一个LED显示元器件就可以了。但由于是从1开始循环计数,所以不能使用CLR清零端,需要利用LO

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。