微机原理与接口技术课件

《微机原理与接口技术课件》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

接口技术第3章存储器技术存储器是计算机非常重要的组成部分，它是计算机各类数据和程序的存放空间。存储器是计算机系统中的记忆设备，用来存放程序和数据。随着集成技术的发展，存储器在计算机中的地位越发重要，现代计算机中，存储器处于全机核心的地位。存储器的容量大小和存取速度将直接影响计算机的性能。 接口技术第3章存储器技术3.1存储器分类内存和外存从存储器与CPU信息交换的角度看，存储器可分为两大类：内部存储器，简称为内存或主存；另一类为外部存储器，简称为外存或辅存。内存是存放当前计算机正执行的、或者经常要使用的程序和数据，CPU可直接从中取指令或存取数据。而外存则存放内存的副本和当前不在运行的程序和数据，CPU要访问外存时，必须通过专门的设备将信息先传送到内存中。 接口技术第3章存储器技术3.1存储器分类半导体存储器分类半导体存储器可分为两大类：只读存储器ROM（ReadOnlyMemory）；随机存取存储器RAM（RandomAccessMemory），又称为读写存储器。ROM的信息只能读出，不能用普通方法随时将信息写入，但是它是非易失的。一般用来存放固定的程序，用于存储操作系统，解释程序，汇编语言等。RAM的含义是CPU对存储器的访问时间（AccessTime）是一个常数，与访问存储单元的地址无关，CPU可以随时对RAM进行读出、写入或改写，又可以随机访问任一存储单元的信息。它主要用于存放各种现场的输入、输出数据，中间计算结果，与外存交换的信息和作堆栈用。 接口技术第3章存储器技术3.1存储器分类半导体存储器分类按作用：主存，辅存，缓存按介质：磁表面，半导体，光介质按存取方式：RAM，ROM 接口技术第3章存储器技术3.1存储器分类半导体存储器分类1.RAM（1）双极型RAM。存取速度高，常常高于Cache。（2）MOSRAM。集成度高、功耗低、价格低。有（SRAM）、（DRAM）、组合（IRAM）和非易失性RAM（NVRAM）。SRAM：集成度高于双极型但低于DRAM；不需要刷新电路。DRAM：用单管线路组成，集成度高；功耗低于SRAM；价格低；需要刷新电路；存取速度高于SRAM。IRAM：附有刷新电路的DRAM。大容量内存一般都用IRAM。NVRAM（NonVolatileRAM）：是SRAM和EEPROM的合成体。用来存储一些重要信息，用于掉电保护。 接口技术第3章存储器技术3.1存储器分类半导体存储器分类2.ROM（1）掩模ROM：固定线路制造，用户不能加以修改。（2）可编程的只读存储器PROM：用户可以根据需要对它进行编程，但只能写一次。（3）可擦除的EPROM：用户可以对它进行写入和擦除（可用紫外线擦除），且能改写多次。需要专业的编程器。（4）电擦除PROM：控制电压的大小来擦除其内部信息，在机内直接进行，灵活。（5）ROM与EEPROM组合即CREEM：在ROM芯片内集成了一个较小的EEPROM阵列，用以改变所访问的ROM页。 接口技术第3章存储器技术3.2存储器主要性能指标（1）易失性。（2）存储容量。（3）存取时间。（4）可靠性。（5）功耗。（6）价格。 接口技术第3章存储器技术3.3存储器体系结构 接口技术第3章存储器技术3.3存储器体系结构衡量存储器主要有容量、速度和价位三个指标，其中容量和速度存在着矛盾的关系，即容量的增加带来的必然是速度的降低。速度和价位成正比关系，速度的提升必然导致价位的提高。 接口技术第3章存储器技术3.3存储器体系结构 接口技术第3章存储器技术3.3存储器体系结构从CPU观点讲，Cache—主存层次解决了存储器与CPU的速度匹配问题，容量与价位则接近与主存。解决了速度与成本间的矛盾。而主存—辅存层次，也称为虚拟存储层次，则解决了存储器大容量和低成本间的矛盾。 接口技术第3章存储器技术3.4CacheCache即高速缓冲存储器，是现代计算机中关键的存储器，对系统的整体性能有着相当大的影响。Cache是位于CPU与主存之间一种容量较小、但速度很高的存储器。快速微处理器芯片都将Cache继承在片内，片内Cache的读取速度要比片外的快很多。但片内的Cache的容量受芯片集成度的限制，一般在几十KB以内，因此命中率比大容量Cache低。于是推出了二级Cache方案：其中第一级Cache在处理器芯片内部，第二级Cache在片外，起容量可以从几十KB到几百KB，采用SRAM存取器，其容量为256kb或512KB。 接口技术第3章存储器技术3.4Cache 接口技术第3章存储器技术3.4Cache工作原理和技术分析 接口技术第3章存储器技术3.4Cache工作原理和技术分析Cache的结构主要由三大部件组成（1）Cache存储体（2）地址转换部件（3）替换部件 接口技术第3章存储器技术3.4Cache地址映象由主存地址映像到Cache地址称为地址映像。（1）直接映像法。每个主存块只与一个缓存块相对应，映射关系：i＝jmodC其中i为缓存块数，j为主存块号，C为缓存块数，等于2c，映射的结果表明每个缓存块对应若干个主存块。实现简单，只需利用主存地址的某些位直接判断，即可确定所需字块是否在缓存中。 接口技术第3章存储器技术3.4Cache地址映象（1）直接映像法。 接口技术第3章存储器技术3.4Cache地址映象（2）全相联映像。全相连映象允许主存中每一个字块映像到Cache的任何一块位置上。这种方式的主存字块标记从t位增加到t＋c位，而且访问Cache时需要和Cache的全部“标记”位进行比较，才能判断出所访问主存地址的内容是否在Cache内。这种方式所需的逻辑电路很多，成本也高。 接口技术第3章存储器技术3.4Cache地址映象（3）组相联映像。上述两种方式的有缺点是可以互补的。因此，在上述基础上采取了一种折中的方式，发扬两者优点，模糊其缺点。这就产生了目前广泛使用的组相联映像方式。它把Cache分为Q组，每组有R块，其关系：i＝jmodQ其中，i为缓存组号，j为主存块号，即某一主存块按模Q将其映射到缓存的第i组内。主存的第j块映象到Cache的第i组内，属直接映象关系；主存的第j块可以映像到Cache的第i组内的任一块，又体现了全相联映像关系。 接口技术第3章存储器技术3.4Cache地址映象（3）组相联映像。 接口技术第3章存储器技术3.4Cache发展（1）单一缓存和两级缓存。单一缓存只在CPU和主存之间设一个缓存。随着集成电路逻辑密度的提高，又把这个缓存直接与CPU制作在一个芯片内，又叫片内缓存。这样提高了外部总线的利用率和存取速度。由于片内缓存制作在芯片内，其容量不能很大。如果信息不在缓存内，整机速度就会因此而下降。于是在主存与片内缓存间再加一级缓存，叫片外缓存。它由存取速度更快的静态ＲＡＭ组成，提高片外缓存调入片内缓存的速度。这种由片内和片外缓存组成的Cache叫做两级缓存，称片内缓存位第一级，片外缓存为第二级。 接口技术第3章存储器技术3.4Cache发展（2）统一缓存和分开缓存。统一缓存是指令和数据放在同一缓存内的Cache；分开缓存是指令和数据分别在两个缓存中，一个叫指令Cache，一个叫数据Cache。 接口技术第3章存储器技术3.5存储器接口技术静态RAM静态随机RAM以稳态触发器作为基本存储单元，一般由六个管子组成，集成度较低且功耗较大，但无需刷新电路。随着CPU与存储器之间存取速度的提高，在目前的高级微机系统中，它们常常被用作高速缓冲器。在SRAM内部，存储单元通常是排成矩阵的形式，如512×512式，由行选择线（又称为字线）和列选择线（又称位线）的重叠来选择所需的存储单元。 接口技术第3章存储器技术3.5存储器接口技术静态RAM：COMSRAM62256它有15根地址线，8根数据线，2根电源线和3个控制引脚，共28个引脚。15根地址线（＝32768，即32K）和8根数据线使62256RAM的位容量达到32K×8，即32K字节个存储单元。3个控制引脚分别为：：片选，低电平有效，允许对存储器进行读写。：读/写控制端，当处于高电平时为存储器读出，低电平时为写入。：输出允许，在读存储器周期中，若它有效则存储器允许输出数据。 接口技术第3章存储器技术3.5存储器接口技术静态RAM：COMSRAM62256 接口技术第3章存储器技术3.5存储器接口技术静态RAM：COMSRAM622561.SRAM内部结构在存储器内部，除了存储体之外，为了能够找到所需要的存储单元，人们赋予每个存储单元地址，并通过地址寄存器和地址译码器来完成对存储单元定位；另外为了准确获得存储单元中的数据，往往还需要驱动电路和放大器等。因而存储器实际上是存储体及其外围电路的总和。 接口技术静态RAM：COMSRAM622561.SRAM内部结构 接口技术第3章存储器技术3.5存储器接口技术静态RAM：COMSRAM622562.SRAM与CPU的连接SRAM与CPU的连接主要包括三个部分：地址线的连接，数据线的连接和控制线的连接。 接口技术2.SRAM与CPU的连接连接中需要考虑的问题主要有几个方面：（1）总线带负载的能力。一般来说，CPU输出线的直流负载能力为带一个TTL负载，对于MOS电路的SRAM来说，其直流负载很小，在小型系统中是可以与CPU直接相连的，但在较大的系统中，CPU就往往需要缓冲器，由缓冲器的输出接负载。（2）时序配合问题。一般的，CPU对存储器进行读/写操作的时序比较固定，这就对存储器的存取速度有一定的要求。（3）控制线的连接。CPU对存储器的读/写等控制信号如何与存储器要求的控制信号相连以实现所需的控制作用也是设计时要考虑的方面。（4）存储器的片选和地址分配问题。目前的存储器，单片容量比较有限，需要多片才能组成一个存储器，因而访问存储器时有一个如何产生片选信号的问题。另外，为保证机器监控程序、系统程序和用户程序在一部机器上能互不干扰的共享RAM，存储器的地址分配也是一个很重要的问题。 接口技术2.SRAM与CPU的连接 接口技术第3章存储器技术3.5存储器接口技术静态RAM：COMSRAM622562.SRAM与CPU的连接4片62256构成了128K×8位的存储器。由于62256每一片是32K×8，故片内需要地址线15根寻址，故连接8088的低15位地址线，即A14～A8和地址数据复用线AD7～AD0。剩余的高位地址线连接到译码器，产生片选信号，这是一种全地址译码的方式，我们将在后文中介绍。芯片中的读/写控制信号在输入低电平时为写操作，输入高电平时为读操作，故可连接8088的信号。若为写操作，则上出现有效的低电平，若为读操作，则保持高电平使＝1实现存储器读。在这种连接方法中，每条数据线带四个负载，地址线的低15位同样带4个负载，而高5位地址线的负载较轻，只需要连接到译码器。 接口技术第3章存储器技术3.5存储器接口技术静态RAM：COMSRAM622563.地址译码对于存储器而言，无论是RAM还是ROM，其芯片的引出端都包含地址线、数据线、读写线和片选线。地址线用于选择芯片内部的某个存储单元；数据线是数据的输入/输出端；读写线是读/写控制命令的输入端；片选线则是选择存储器中的某一芯片进行操作。微机系统中，存储器通常由多片组成，为了能访问某一片存储器，就需要借助微机系统的高位地址译码产生片选信号。 接口技术第3章存储器技术3.5存储器接口技术静态RAM：COMSRAM622563.地址译码地址译码的方法一般有三种：部分地址译码、全地址译码和块地址译码。1）部分地址译码部分地址译码又称为线选，是一种最简单、最经济的译码。这种方法存在严重的缺陷，那就是会造成地址空间的浪费。使用部分地址译码必须注意地址分布和地址重叠区的问题 接口技术第3章存储器技术1）部分地址译码 接口技术第3章存储器技术3.5存储器接口技术静态RAM：COMSRAM622563.地址译码地址译码的方法一般有三种：部分地址译码、全地址译码和块地址译码。2）全地址译码全地址译码又称全译码即微处理器中所有的地址线都用于物理存储单元的访问。全地址译码的译码电路较复杂，需要大量的硬件支持，但它保证了每一组的地址是确定且惟一的。 接口技术 接口技术第3章存储器技术3.5存储器接口技术静态RAM：COMSRAM622563.地址译码地址译码的方法一般有三种：部分地址译码、全地址译码和块地址译码。3）块地址译码块地址译码是上述两种方法的折衷方案，它将存储器空间分成许多块，这些块又称为页。使用这种方法能避免部分译码不能充分利用地址空间的缺点，是某一设备所占用的存储空间不超过一块。假设存储空间为128K，它可以被分成8块，每块16K字节，用A13～A0完成片内寻址，片外只需要A16～A14三根高位地址线通过译码器就可以产生8个译码控制信号。 接口技术第3章存储器技术3.5存储器接口技术动态RAM：DRAM的存储电路可以由4管、3管、单管等组成，集成度较高，但需要刷新电路，即存储单元每隔2ms就需要重新写入一次，而它的刷新实际上是分组进行的，而不是同一时间刷新片内所有存储单元。 接口技术第3章存储器技术3.5存储器接口技术动态RAM：1.DRAM的片内寻址DRAM内部的存储电路和SRAM一样是以行列来组织的，不同的是，SRAM引出的地址线中既包括了行地址线又包括了列地址线，而DRAM为了减少封装引线，采取行列地址线复用。同样64K×1位的RAM，SRAM对外地址引线有16根，而DRAM却只有8根。DRAM在芯片内设有地址锁存器，利用多路开关，先由行地址选通信号（RowAddressStrobe）把先送来的8位地址送到行地址锁存器，随后，列地址选通信号（ColumnAddressStrobe）把后出现的8位地址送到列地址锁存器。在大约80～150ns的延时后，相应单元的数据就出现在数据线上。 接口技术第3章存储器技术3.5存储器接口技术动态RAM：2.刷新周期DRAM利用电容存储电荷的原理实现信息的保存，由于电容会逐渐放电，所以DRAM必须不断进行读出和再写入以补充电荷，使信息不致丢失，这个过程就是刷新。1）行刷新周期在行刷新周期里，由片外地址发生器（并不是系统总线）提供的行刷新地址送到芯片的地址输入端选中一行，然后变成有效并保持一定的周期。刷新该行后，行地址加1继续刷新下一行，直到所有行都被刷新为止。由于在刷新过程中始终无效，故数据不会读出到数据输出线上。2）列刷新周期采用内部刷新的DRAM在芯片内部有一个刷新地址发生器，对于每个被刷新的行地址，须在为高时首先输出低电平。这种刷新方式称为列刷新周期。 接口技术第3章存储器技术3.5存储器接口技术动态RAM：3.DRAM控制器动态RAM一般都有专门的刷新电路，在这些刷新电路中，应该包含刷新定时器、刷新地址计数器和多路转换器（用于行列地址切换）。于是出现了集成上述功能的芯片——DRAM控制器。典型的DRAM控制器有Intel8203。从功能上控制器可分为两部分：地址处理部分和时序处理部分。地址处理部分主要用于处理DRAM正常读/写时的地址信号和刷新时的地址信号。时序处理部分接收系统的读/写信号产生正确的读/写时序，以及接收外部刷新请求信号，产生正确的刷新时序。若同时出现系统读写请求和芯片的刷新请求时，该部分还负责在两者之间进行仲裁，解决矛盾。除此之外，时序处理部分还进行刷新定时，如果没有收到外部的刷新请求，它也会定时使DRAM全面刷新。 接口技术第3章存储器技术3.5存储器接口技术动态RAM：4.工作时序不同存储器对读/写时序要求都会有所不同，为了CPU的读/写时序能与存储器的时序要求密切配合，实现正确操作存储器，对存储器读写时序要求的了解就显得十分必要。存储器的读周期包括了读取时间和读恢复时间。存储器的写周期是地址建立时间、写脉冲宽度和写操作恢复时间的总和。当把存储系统作为一个整体考虑时，由于输入/输出控制逻辑电路、系统总线驱动电路和存储器选择电路的延迟等原因，其读/写时间将比以上的存储器读/写周期要长得多。 接口技术存储器的读周期 接口技术存储器的写周期 接口技术第3章存储器技术小结本章要点：1、存储器分类2、主要性能指标3、存储系统的构成4、存储器时序图5、地址译码