资源描述：
《2013 数字电路设计试卷答案new》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。
1、北京航空航天大学2012～2013学年第二学期《电子电路设计训练》期末考试试卷（2013年6月22日）班级：__________；学号：______________；姓名：__________________；成绩：___________（宋体五号字）注意事项：1、本试卷为闭卷考试；2、解答问题时，请给出必要的步骤，并注意结构完整；3、请直接在试卷上作答；4、模拟部分和数字部分分别计分。总计分栏：模拟部分（50分）数字部分（50分）合计A．模拟部分（共50分）计分栏1(2分)2(2分)3(3分)4(3分)5(3分)6(2分)7(12分)8(5分)9(18分)合
2、计正题：（宋体五号字）（题单形式）一、（分）二、（分）A．数字部分（共50分）计分栏一(5分)二(5分)三(18分)四(22分)合计一、选择题（共5分，每空1分）1．综合是EDA设计流程的关键步骤，在下面对综合的描述中，____D____是错误的。A.综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；B.综合就是将电路的高级语言转化成低级的，可与FPGA/CPLD的基本结构相映射的网表文件；C.综合就是将行为描述逻辑转换成门级结构表示的一个映射过程；D.综合可理解为，用电路网表文件表示软件描述与给定硬件结构的映射过程，并且这种映射关系是唯一的。2．不完
3、整的IF语句，其综合结果可实现____A____。A.时序逻辑电路B.组合逻辑电路C.双向电路D.三态控制电路3．P、Q、R都是同样大小的存储器类型变量，下面___C____表达式是正确的。A.reg[n-1:0]P[m:1],Q,RB.reg[n-1:0][m:1]P,Q,RC.reg[n-1:0]P[m:1],Q[m:1],R[m:1]D.reg[n-1:0][m:1]P,[m:1]Q,[m:1]R4．下列程序中，always状态将描述一个带异步Nreset和Nset输入端的上升沿触发器，则下面___D____表述是正确的。always@()if(!Nre
4、set)Q<=0;elseif(Nset)Q<=1;elseQ<=D;A.posedgeNresetorposedgeClockornegedgeNsetB.negedgeNresetorposedgeClockornegedgeNsetC.negedgeNresetornegedgeClockorposedgeNsetD.negedgeNresetorposedgeClockorposedgeNset5．下列表达式中正确的是____C____。A.4’b1010&4’b1101=1’b1;B.~4’b1100=1’b1;C.!4’b1011
5、
6、!4’b000
7、0=1’b1;D.&4’b1101=1’b1;二、填空题（共5分，每空1分）1．相对于VHDL，VerilogHDL在语法结构方面更加灵活，同时对于不同的行为抽象级别（系统级、算法级等），VerilogHDL在__开关电路级__层面比VHDL的描述能力更强。2．状态机按照输出逻辑可以分为两种，一种称为____Mealy_____状态机，其时序逻辑的输出不仅取决于当前状态，还取决于输入；另一种称为___Moore____状态机，其时序逻辑的输出只取决于当前状态。3．下面程序中，语句__4、5、6、11__是并行执行，语句____8、9____是顺序执行。modu
8、leM(……);1input…….;2output……；3rega,b……；4always@(……..)5assignf=c&d;6always@(……..)7begin8a=…….；9b=…….；10end11muxmux1(out,in0,in1);endmodule三、电路及时序分析题（共18分）1．请利用行为描述的方式设计一个1位D触发器，包括一个异步清零端clr，一个时钟接入端clk，一个数据输入端d，一个数据输出端q，一个数据输出反向端qb；基于此，利用模块实例化的方法设计一个4位的移位寄存器，clrb是全局清零信号，clk是全局时钟，IN为串行输
9、入信号，Q为输出信号。（8分）moduleD_FF(d,clr,clk,q,qb);moduleshifter(IN,clrb,clk,Q);inputd,clk,clr;inputIN,clk,clrb;outputq,qb;output[3:0]Q;regq;D_FFD1(IN,clrb,clk,Q[0],),assignqb=~q;D2(Q[0],clrb,clk,Q[1],),always@(posedgeclkornegedgeclr)D3(Q[1],clrb,clk,Q[2],),beginD3(Q[2],clrb,clk,Q[3],);if(!c
10、lr)endmoduleQ<=0;el
