基于vhdl语言的出租车计费系统的设计new

基于vhdl语言的出租车计费系统的设计new

ID:17855392

大小:746.50 KB

页数:30页

时间:2018-09-07

基于vhdl语言的出租车计费系统的设计new_第1页
基于vhdl语言的出租车计费系统的设计new_第2页
基于vhdl语言的出租车计费系统的设计new_第3页
基于vhdl语言的出租车计费系统的设计new_第4页
基于vhdl语言的出租车计费系统的设计new_第5页
资源描述:

《基于vhdl语言的出租车计费系统的设计new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、主要研究内容目标特色用VHDL语言设计一种新型出租车计费系统的设计,能够模拟启动、停止,并且能够在控制下实现不同时段不同价格的计价,行驶里程,等待时间,等待费用的显示。这种新型计价器不仅成本低、周期短、可靠性高,而且可随时在系统中修改其逻辑功能。成果描述本设计系统已基本达到了设计要求,能实现启动/停止,并使计费器正常运转,但一些模块还待改进,延迟现象比较严重。成果价值成本低、周期短、可靠性高,而且可随时在系统中修改其逻辑功能。在抗干扰方面性能更强,具有广泛的应用前景。一、开展本课题的意义及工作内容:1

2、.课题意义:1.随着生活水平的提高,全国已有上千家出租车公司,而且油价的不稳定,出租车计费系统也随时跟着改变。一种成本低、周期短、可靠性高,而且可随时在系统中修改其逻辑功能的计费器已经成为必要。2.复习EDA的相关学习中学到的知识,特别是EDA课程的复习运用。3.培养自己查阅资料、收集资料、独立解决问题、处理问题、解决难点、总结设计经验的能力。4.了解出租车计费系统的运做;结合本次设计系统掌握应用VHDL语言及MAXPLUSII进行电子电路设计的方法,使自己具有能应用相关软件的运用、调试、仿真、下载的

3、能力;加强自己的动手能力。5.通过本次设计,能基本掌握项目设计的步骤,设计技巧等知识。为以后工作学习打下坚实的基础。2.工作内容:1.基于VHDL语言设计出租车计费系统,使其能够模拟计费器的启动、停止,并能够实现计价功能,和相关的显示功能。2.在上面的要求上做出相应的创新。二、课题预期达到的效果:设计能够实现计价功能如:起步价,里程价,等待价格;以及显示功能:显示等待时间,里程的显示,计价的显示。并且能够实现自检功能。二、文献综述EDA (Electronics Design Automation)技

4、术是随着集成电路和计算机技术的飞速发展应运而生的一种高级、快速、有效的电子设计自动化工具。EDA技术在数字系统中的应用以基于Altera的EPM7128SLC84-15芯片和MAX+PlusII10.0软件平台的数字钟的设计为例,讨论EDA技术在数字系统中的具体应用。EDA技术涉及面很广,内容丰富,从教学和实用的角度看,主要应掌握如下4个方面的内容:一是大规模可编程逻辑器件;二是硬件描述语言;三是软件开发工具;四是实验开发系统。其中,大规模可编程逻辑器件是利用EDA技术进行电子系统设计的载体,硬件描述

5、语言是利用EDA技术进行电子系统设计的主要表达手段,软件开发工具是利用EDA技术进行电子系统设计的智能化的自动设计工具,实验开发系统则是利用EDA技术进行电子系统设计的下载工具及硬件验证工具。在设计方法上,EDA技术为数字电子电路设计领域带来了根本性的变革,将传统的“电路设计硬件搭试调试焊接”模式转变为在计算机上自动完成,采用“自顶而下”的全新设计方法,这种方法首先从系统入手,在顶层进行功能方框图的划分和结构设计,在方框图一级进行仿真、纠错,并用硬件描述语言对高层的系统进行描述,在系统一级进行验证,然

6、后用综合优化工具生成具体的门电路网表,其对应的物理实现级可以是印刷电路板或专用集成电路,由于设计的主要仿真和调试过程是在高层次上完成的,这既有利于早期发现结构设计上的错误,避免设计工时的浪费,同时也减少了逻辑功能仿真的工作量,提高了设计的一次成功率。基于MAX+plusⅡ开发平台的EDA设计方法:MAX+plusⅡ是一种与结构无关的全集成化设计环境,使设计者能对Altera的各种CPLD系列方便地进行设计输入、快速处理和器件编程。MAX+plusⅡ开发系统具有强大的处理能力和高度的灵活性。其主要优点:

7、与结构无关、多平台、丰富的设计库、开放的界面、全集成化、支持多种硬件描述语言(HDL)等。具体设计过程如下:1)设计输入。MAX+plusⅡ支持多种设计输入方式,如原理图输入、波形输入、文本输入和它们的混合输入。2)设计处理。设计输入完后,用MAX+plusⅡ的编译器编译、查错、修改直到设计输入正确,同时将对输入文件进行逻辑简化、优化,最后生成一个编程文件。这是设计的核心环节。3)设计检查。MAX+plusⅡ为设计者提供完善的检查方法设计仿真和定时分析。其目的是检验电路的逻辑功能是否正确,同时测试目标

8、器件在最差情况下的时延。这一查错过程对于检验组合逻辑电路的竞争冒险和时序逻辑电路的时序、时延等至关重要。4)器件编程。当电路设计、校验之后,MAX+plusⅡ的Programmer将编译器所生成的编译文件下载到具体的CPLD器件中,即实现目标器件的物理编程5)系统仿真。使用VHDL语言设计FPGA的几个常见问题的探讨:1分频电路   分频电路是数字系统设计中的基本电路。在硬件电路设计中,时钟信号是最重要的信号之一,经常需要对较高频率的时钟进行分频操作,得

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。