vhdl&veriloghdl简明教程

vhdl&veriloghdl简明教程

ID:17696120

大小:811.42 KB

页数:79页

时间:2018-09-04

vhdl&veriloghdl简明教程_第1页
vhdl&veriloghdl简明教程_第2页
vhdl&veriloghdl简明教程_第3页
vhdl&veriloghdl简明教程_第4页
vhdl&veriloghdl简明教程_第5页
资源描述:

《vhdl&veriloghdl简明教程》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、第五章VHDL&VerilogHDL简明教程5.1数字系统的表示方法和硬件描述语言在本章开始我们了解一下什么是硬件描述语言以及数字系统设计中的一些基本概念。在设计中,FPGA、CPLD等可编程器件得到了越来越多的应用,其一是因为这些器件可以在其中实现许多分立元器件实现的功能,这样就缩小了电路板的面积;其二,这些器件的可编程使得设计可以随时变更,而不需要重新布线制板。当我们的设计验证通过之后,如果需要大批量生产时候,我们可以把可编程器件中的设计交给半导体厂商进行流片,这样可以大大降低生产成本,如果设计的芯片

2、有较好的通用性,我们还可以去出售自己设计的芯片了。EDA(ElectronicDesignAutomation电子设计自动化)工具在其中发挥了不可却少的作用,而我们的设计与EDA的工具的实现之间桥梁便是硬件描述语言(HDL:HardwareDescriptionLanguage),我们将设计用HDL描述出来,EDA工具将这些HDL代码转换为物理实现,另外,我们可以使用HDL对设计进行仿真、验证等。目前的HDL语言很多,主要的有VHDL(VHSICHardwareDescriptionLanguage,其中

3、VHSIC是VeryHighSpeedIntegratedCircuit的缩写)、VerilogHDL、AHDL、SystemC、HandelC、SystemVerilog、SystemVHDL等。其中主流的仍为VHDL和VerilogHDL,其他HDL有的为公司自己制定的规范有的尚在发展阶段,其实VerilogHDL原来属于Viewlogic公司,VHDL的标准化促使了VerilogHDL从公司的私有财产中解放出来。对于一般的设计,用VHDL和VerilogHDL足够描述了。建议初学者不要在两种语言的取

4、舍上下更多的功夫,两种语言各有各的优势,VHDL的语法严谨,而正因为严谨使得描述起来较为繁琐,VerilogHDL语法宽松,而正是因为宽松使得描述中容易出现一些问题,而且,由于语法的宽松使得对于同一个设计使用不同的EDA工具实现可能会出现不同的结果。由于VerilogHDL语言的风格从C语言继承得到,因此有C语言基础的初学者学习VerilogHDL也是一个不错的选择,但是为了避免设计中的一些问题,VHDL也是不错的选择。而且,任何一种语言都可以满足设计的要求。因此,初学者不要再为选择哪一种语言费太多心机了

5、。目前许多数字系统包含几千个到几十万个门,甚至等效于更多的门。为了分析和设计如此复杂的数字系统首先要解决描述它们的方法,其次必须借助于计算机辅助设计工具。一个设计的表示方法涉及到两个方面:领域和层次。在表5-1中垂直方向表示抽象层次,水平方向表示领域,共有三个领域:行为、结构和物理。表5-1领域和抽象层次行为结构物理CPU(中央处理器单元)、芯片、模块、电路板和子系统级性能描述存储器、控制器和总线之系统的物理划分间的逻辑连接插板或芯片内的各部件算法级数据结构和算法硬件模块的构造之间的物理连接ALU(算术逻

6、辑运算单并行操作,寄存器寄存器传输级(功能块元)、多路选择器、寄存之间的传输,状态芯片内版面布置级)器、存储器等功能块的物序列理连接门、触发器、锁存器的连逻辑级(门级)逻辑方程标准单元的布局和布线接晶体管、电阻、电容的连晶体管等元件的布局和电路级微分方程接布线行为领域是描述一个设计的基本功能;结构领域描述该设计的逻辑结构;物理领域描述该设计的物理实现。每个领域按照不同的抽象层次可以分为:系统级(SystemLevel)、算法级(AlgorithmicLevel)、寄存器传输级(RegisterTransf

7、erLevel)、逻辑级(LogicLevel)和电路级(CircuitLevel)。系统级主要是针对整个电子系统的性能的描述,是系统的最高层次的抽象描述。算法级一般是对系统中每一个功能模块进行描述,有时也称为行为级。寄存器传输级(RTL级)是以具体的寄存器与组合逻辑来实现算法级描述,因为数字电路从本质上可以看作是寄存器和组合逻辑的组合,信号首先存放在输入端的寄存器中,然后在系统指令的控制下通过组合逻辑完成一定的变换后送到下一级的寄存器中,依此类推,直到到达输出端的寄存器为止。逻辑级又称为门级(GateL

8、evel),寄存器和组合逻辑都是由各种基本的逻辑门来实现的。最后是电路级,又称为开关级(SwitchLevel),各种基本的逻辑门又是通过晶体管、电阻、电容等来实现的。上述的五个抽象层次都可以描述我们的设计。VHDL对于系统级抽象描述层次上较为适宜,而VerilogHDL则在开关级描述上有独到的优势。数字电路的设计方法主要是自顶向下的设计方法(Top-DownDesignMethod)和自底向上的设计方法(Bottom-UpD

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。