苏州大学计算机组成原理习题

《苏州大学计算机组成原理习题》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第二章1．某加法器进位链小组信号为C4C3C2C1，低位来的信号为C0，请分别按下述两种方式写出C4C3C2C1的逻辑表达式。（1）串行进位方式（2）并行进位方式解：（1）串行进位方式：C1=G1+P1C0其中：G1=A1B1，P1=A1+B1C2=G2+P2C1G2=A2B2，P2=A2+B2C3=G3+P3C2G3=A3B3,P3=A3+B3C4=G4+P4C3G4=A4B4,P4=A4+B4(2)并行进位方式：C1=G1+P1C0C2=G2+P2G1+P2P1C0C3=G3+P3G2+P3P2G1+P3P2P1C0C4=G4+P4G3+P4P

2、3G2+P4P3P2G1+P4P3P2P1C0其中G1—G4，P1—P4表达式与串行进位方式相同。2.图B11.1为某ALU部件的内部逻辑图，图中S0、S1为功能选择控制端，Cin为最低位的进位输入端，A（A1-A4）和B（B1-B4）是参与运算的两个数，F（F1-F4）为输出结果，试分析在S0，S1，Cin各种组合条件下输出F和输入A，B，Cin的算术关系。图B11.1解：图中所给的ALU只能进行算术运算，S0、S1用于控制B数送（B1-B4）原码或反码，加法器输入与输出的逻辑关系可写为：Fi=Ai+（S0Bi+SiBi）+Cini=1，2，3，

3、4由此，在S0，Si，Cin的各种组合条件下，输入A,B，Cin与输出F的算术关系列于下表：输入S0S1Cin输出F000A（传送）001A加0001010A加B011A减B（A加B加0001）100A加B101A加B加0001110A加1111111A加1111加0001第3章运算方法和运算部件1.设机器字长32位，定点表示，尾数31位，数符1位，问：(1)定点原码整数表示时，最大正数是多少？最大负数是多少？(2)定点原码小数表示时，最大正数是多少？最大负数是多少？解：（1）定点原码整数表示：011111111111111111111111111

4、11111最大正数：数值=（231–1）10000000000000000000000000000001最大负数：数值=-1（2）定点原码小数表示：(机器数同上)最大正数值=1–2-31最大负数值=–2-312．已知x=-0.01111，y=+0.11001，求[x]补，[-x]补，[y]补，[-y]补，x+y=？，x–y=？解：[x]原=1.01111[x]补=1.10001所以：[-x]补=0.01111[y]原=0.11001[y]补=0.11001所以：[-y]补=1.00111[x]补11.10001[x]补11.10001+[y]补00

5、.11001+[-y]补11.00111[x+y]补00.01010[x-y]补10.11000所以：x+y=+0.01010因为符号位相异，结果发生溢出3．已知X=2010×0.11011011，Y=2100×（-0.10101100），求X+Y。解：为了便于直观理解，假设两数均以补码表示，阶码采用双符号位，尾数采用单符号位，则它们的浮点表示分别为：[X]浮=00010，0.11011011[Y]浮=00100，1.01010100（1）求阶差并对阶：ΔE=Ex–Ey=[Ex]补+[-Ey]补=00010+11100=11110即ΔE为–2，x的

6、阶码小，应使Mx右移2位，Ex加2，[X]浮=00100，0.00110110（11）其中（11）表示Mx右移2位后移出的最低两位数。（2）尾数和0.00110110（11）1.010101001．10001010（11）（3）规格化处理尾数运算结果的符号位与最高数值位为同值，应执行左规处理，结果为1.00010101（10），阶码为00011。（4）舍入处理采用0舍1入法处理，则有1.00010101+11.00010110（1）判溢出阶码符号位为00，不溢出，故得最终结果为x+y=2011×(-0.11101010)12.将十进制数20.593

7、75转换成32位浮点数的二进制格式来存储。???解：先将十进制数转换为二进制数：（20.59375）10=（10100.10011）2然后移动小数点，使其在1，2位之间10100.10011=1.0010011×24,e=4于是得到S=0，E=4+127=131M=01001011最后得到32位浮点数的二进制格式为：010000010101001001100000000000000=（41A4C000）16第4章主存储器3.图B5.1所示为存贮器的地址空间分布图和存贮器的地址译码电路，后者可在A组跨接端和B组跨接端之间分别进行接线。74LS139是

8、2：4译码器，使能端G接地表示译码器处于正常译码状态。要求：完成A组跨接端与B组跨接端内部的正确连接，以便使地址译码电路按