cmos两级运算放大器调零电路性能分析

cmos两级运算放大器调零电路性能分析

ID:17625953

大小:398.51 KB

页数:4页

时间:2018-09-03

cmos两级运算放大器调零电路性能分析_第1页
cmos两级运算放大器调零电路性能分析_第2页
cmos两级运算放大器调零电路性能分析_第3页
cmos两级运算放大器调零电路性能分析_第4页
资源描述:

《cmos两级运算放大器调零电路性能分析》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、SemiconductorHighlight半导体技术>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>北京交通大学电子信息工程学院姚雷波骆丽CMOS两级运算放大器调零电路性能分析AnalysisofAdjustingZerosCircuitofTwo-StageCMOSOpmpSemiconductor摘要:本文以基本的二级CMOS运算放大器为基础,主要从结构改进方面入手,讨论了如何提高CMOS运算放大器速度Highlight性能并且对电路的容差进行了较为详细的分析。近年来随着CMOS工艺的发展,CMOS运放已经能够实现高增益、高速度、低噪声等高性能要求。本文通过H

2、SPICE和Candence工具在BSIM3V3模型AA1833C05工艺环境下的电路仿真分析了CMOS两级运算放大器调零电路性能。关键词:CMOS运算放大器调零电路引言的功耗,采用一阶结构则会限制差分下通过抵消二级极点扩展单位增益带运算放大器的高速性能主要靠两输出摆幅;反馈结构放大器也存在问宽。调零电阻偏差分析对实现运算放个重要的参数来衡量,即大信号响应题,一是匹配问题不易实现,二是电路大器频率特性具有十分重要的意义,时间和小信号响应时间。大信号响应的输出跨导受输出信号的影响较大。通过讨论,本文提出了对调零电阻偏时间由摆率决定,小信号响应则由建本文介绍的典型基本二级运算放差影响的分析方法。立

3、时间或单位增益带宽来决定。提高大器具有结构简单、在密勒电容的调运放速度的方法有多种多样,折叠式节下工作稳定、有较大的开环增益等二级运算放大器调零电路结构设运算放大器有功耗较大,折叠点处寄特点,但是其单位增益带宽较小,所以计技术生电容高等缺点;采用套筒式运放结通过对基本二级CMOS运放结构增加基本二级CMOS运放结构如图1所构,如果采用二阶结构,则会造成较大调零电阻,在不改变其他参数的情况示,图1中的M1和M2管决定了运放图2基本二级CMOS运放小信号等效电路图1基本二级CMOS运放结构图3基本二级CMOS放大器电路摆率测试仿真结果www.ecnchina.com2006.1289半导体技术Se

4、miconductorHighlight表1二级运算放大器电路MOS管宽长比容Cc的引入,增加了零点,限制了GB,如果零点不存在,则可以进一步扩展GB的值。可以通过一种调零电阻的方表2四级比较法来抵消零点的影响,电路的小信号等效图如图4所示,新的电路结构如图5所示。图5中的调零电阻R的引入使得电路的传输函数如公式(4),新的零的单位增益带宽(GB),M3和M4决定一级零点z,一级极点p,二级极极点如公式(5)。11Semiconductor了运放的最大共模输入电压,M5管决点p如公式(2),2Highlight定了运放的最小输入共模电压,M6和(2)M7管则决定了运放的最大和最小输出公式(4)

5、中的(2)式中和公式(1)中的相同。一级零点z,一电压。密勒电容Cc为了使运放有较好1级极点p,二级极点p,四级极点p如的相位裕度,防止电路自激。Cc和偏置124公式(5),(3)电流决定了运放的摆率(即)。假设图1电路的中I=30A,D根据电路的小信号等效电路(图2)可V=2.5V,V=-2.5V,MOS管的宽长DDSS以列出电路的传输函数(公式(1)),零(5)比采用表1的值。极点(公式(2))。电路的GB值和相位由于,电路的GB值和相位用HSPICE软件在BSIM3V3模型裕度Φ公式如公式(3)。裕度Ф公式变为:MAA1833C05工艺下对图1电路进行仿M真测试,仿真结果如图3所示,其单

6、位(1)式中增益带宽为7.17MHz,功耗865W。图(6);(g为MOS管3中虚线为相频特性曲线,图中可得在为了抵消二级极点有:m0dB的频率点处的相位是130o,有60o的的跨导)相位裕度。(7)根据公式(2)可以看出,密勒电图4加有调零电阻的二级CMOS运放的小信号等效图图5加有调零电阻的二级CMOS运放结构图6电路结构交流仿真结果902006.12www.ecnchina.comSemiconductorHighlight半导体技术>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>要保证好的稳定性,即有60o的相调零电路容差分析BSIM3V3模型AA1833C

7、05工艺下对图位裕量,根据公式(6)则需有:由于工艺的限制,电阻值很难精5中调零电阻R和密勒电容Cc的偏差引确到6788.5Ω。密勒电容Cc也存在同起的相频特性曲线变化进行仿真测试,样的问题,所以本文将较为详细地研仿真结果如图7和图8所示。根据公式究电容和电阻的容差分析,根据公式(11)得出,相位裕度随着C的增大非C(8)(6)得,线性增大(如图7左图),当C变化较C小时,相位裕度近似的是C的一次

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。