时序逻辑电路课后习题答案

《时序逻辑电路课后习题答案》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第9章习题解答9.1题9.1图所示电路由D触发器构成的计数器，试说明其功能，并画出与CP脉冲对应的各输出端波形。解：(1)写方程时钟方程：；；驱动方程：；；状态方程：；；(2)列状态转换表（3）画状态转换图(4)画波形图(5)分析功能该电路为异步三位二进制减法计数器。9.6已知题9.6图电路中时钟脉冲CP的频率为1MHz。假设触发器初状态均为0，试分析电路的逻辑功能，画出Q1、Q2、Q3的波形图，输出端Z波形的频率是多少？解：(1)写方程时钟方程：驱动方程：；；状态方程：;;输出方程：(2)列状态转换表（3）画状态转换图(4)画波形图(5)分

2、析功能该电路为能够自启动的同步5进制加法计数器。Z波形的频率为200K.9.10同步十进制计数吕74LS160的功能表如表题9.10所示，分析由74LS160芯片构成的题9.10图所示计数器的计数器长度。题9.10CTTCTPCP芯片功能0××××清零10××预置数1111计数1101×保持11×0×保持解：（a）由图可得状态转换表为：该计数器的计数长度为8.（b）由图可得状态转换表为：该计数器的计数长度为7.9.12应用同步四位二进制计数器74LS161实现模11计数。试分别用清除端复位法与预置数控制法实现。74LS161功能表见表题9.8

3、。表题9.8输入输出CTTCTPCPD3~Q0Q3~Q00×××××010××d3~d0d3~d01111×计数110×××保持，C0=011×0××保持解：（1）清除端复位法因为是异步清零，所以实现11进制共需12个状态。状态转换表为：(2)预置数控制法因为是同步置数，所以实现11进制共需11个状态。设初始状态为,则状态转换表为：9.14试用两片74LS210构成一个模25计数器，要求用二种方法实现。74LS210的功能表见表题9.13。表题9.13输入输出CPR0(1)·R2(2)S9(1)·S9(2)Q4Q3Q2Q1×100000×01

4、100100计数解：（1）将两片74LS210先接成100进制，再实现25进制。（2）由5×5实现9.20已知逻辑图和时钟脉冲CP波形如图9.20所示，移位寄存器A和B均由维持阻塞D触发器组成。A寄存器的初态Q4AQ3AQ2AQ1A=1010，B寄存器的初态Q4BQ3BQ2BQ1B=1011，主从JK的初态为0，试画出在CP作用下的Q4A、Q4B、C和QD端的波形图。解：各端波形如图所示：9.26试求101序列信号检测器的状态图，检测器的功能是当收到序列101时输出为1，并规定检测的101序列不重迭，即：X：0101011101Z：00010

5、00001解：设初始状态为,：表示接收到一个“1”时的状态：表示接收到一个“0”时的状态：表示接收到第二个“1”时的状态状态图为：9.35用JK触发器设计具有以下特点的计数器：（1）计数器有两个控制输入C1和C2，C1用以控制计数器的模数，C2用以控制计数的增减；（2）若C1=0，计数器模=3；如果C1=1，则计数器模为4；（3）若C2=0，则为加法计数；若C2=1则为减法计数。作出状态图与状态表，并画出计数器逻辑图。解：由题意可知共需4个状态，状态图为：状态表为：得次态卡诺图为：则状态方程为：驱动方程为：;逻辑图为：