vlsi第四章-cmos逻辑电路20131008

vlsi第四章-cmos逻辑电路20131008

ID:17578078

大小:2.11 MB

页数:182页

时间:2018-09-03

vlsi第四章-cmos逻辑电路20131008_第1页
vlsi第四章-cmos逻辑电路20131008_第2页
vlsi第四章-cmos逻辑电路20131008_第3页
vlsi第四章-cmos逻辑电路20131008_第4页
vlsi第四章-cmos逻辑电路20131008_第5页
资源描述:

《vlsi第四章-cmos逻辑电路20131008》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、中国科学院大学研究生课程中国科学院大学研究生课程超大规模数字集成电路设计超大规模数字集成电路设计第四讲第四讲CMOSCMOS逻辑电路逻辑电路黑勇黑勇heiyong@ime.ac.cnheiyong@ime.ac.cn2013年10月8日目录目录组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路组合逻辑组合逻辑vs.vs.时序逻辑时序逻辑InOutCombinationalCombinationalInLogicOutLogicCircuitCircuit组合逻辑电路State组合逻辑电路Nxit_StateState时序电路组合逻辑时序逻辑Output=f(In)Output=f

2、(In,State)State=f'(PreviousIn,PreviousState)输出是当前输入的函数输出是当前输入和当前状态的函数状态是当前输入和当前状态的函数静态逻辑静态逻辑vs.vs.动态逻辑动态逻辑VDD静态逻辑:In1…在所有的时间点上(除开关瞬时)In2PUNInN门电路的输出通过一个低阻通路连接到OutVDD或GNDIn1…门电路的输出逻辑值为功能布尔表达式In2PDNInN结果。动态逻辑:ClkMp在一段时间内:Out门电路把信号值暂时存放在高阻抗电路节InC1L点的电容上InPDN2门电路的输出逻辑值为功能布尔表达式结In3果。ClkMe静态静态CMOS

3、CMOS逻辑逻辑互补互补CMOSCMOS逻辑电路逻辑电路VDDVDDIn1…“0”导通In2PUNPMOS输出“1”InNF(In1,In2,…InN)VinVoutIn1C…LIn2PDN“1”导通NMOS输出“0”InNPUN(PullUpNetwork)上拉网络”1”PDN(PullDownNetwork)下拉网络”0”PUP是PDN的对偶,(DeMorgan’s定理)NMOSPMOSNMOSNMOS开关特性开关特性数字电路中,三极管用作栅信号控制的开关。NMOS开关在栅控制信号为“1”时闭合;PMOS开关在栅控制信号为“0”时闭合;通过“强”0。通过“强”1。NMOSX

4、=“0”PMOSX=“1”串联“与”并联“或”互补逻辑阈值压降(阈值压降(ThresholdDropsThresholdDrops))VVDDDDPUNSDVDDDS0→V0→V-VDDVDDTnGSCCLLPDNV→0V→

5、V

6、DDDDTpVGSDCSCVLLDDSD互补互补CMOSCMOS逻辑风格逻辑风格门逻辑举例门逻辑举例:NAND:NAND门逻辑举例门逻辑举例:NOR:NOR构建一个构建一个复杂复杂CMOSCMOS门电路门电路VDDF(OUT)=D+A•(B+C)BACD1、构建PDN网络F(OUT)ADBCGND3、构建PUN网络2、分析PDN网络的结构互补互补CMO

7、SCMOS逻辑门的特点逻辑门的特点∑∑噪声容限高:噪声容限高:¾¾VVOH和和VVOL分别是分别是VVDD和和GNDGND∑∑静态功耗小:静态功耗小:¾¾在稳定状态下,在稳定状态下,VDDVDD与与VSS(GNDVSS(GND)之间无通路)之间无通路∑∑上升和下降时间相同:上升和下降时间相同:¾¾需要通过合适的尺寸调整来实现。需要通过合适的尺寸调整来实现。互补互补CMOSCMOS特点特点∑∑全电压摆幅(全电压摆幅(VDDVDD--GNDGND));;噪声容限高噪声容限高∑∑逻辑电平与晶体管尺寸无关逻辑电平与晶体管尺寸无关;;无比逻辑无比逻辑∑∑稳态时总有一个到稳态时总有一个到V

8、DDVDD或或GNDGND的通路的通路;;输出阻输出阻抗低抗低∑∑近似近似00的静态输入电流;的静态输入电流;输入阻抗高输入阻抗高∑∑稳态时没有稳态时没有VDDVDD到到GNDGND的通路的通路;;无静态功耗无静态功耗∑∑传输延迟是负载电容和晶体管电阻的函数;传输延迟是负载电容和晶体管电阻的函数;开关延迟模型开关延迟模型RAeqARRRpppBABRpRApCintRnCLABRnCLARRnnCRLnCintABANOR2INVNAND2输入模式影响门延迟输入模式影响门延迟∑∑延迟与输入的模式有关系;延迟与输入的模式有关系;RRpp∑∑低到高跳变低到高跳变AB¾两个输入同时变

9、低RC¢延迟0.69Rp/2CLnL¾仅一个输入变低B¢延迟0.69RpCLRnC∑∑高到低跳变高到低跳变intA¾两个输入同时变高¢延迟0.692RnCL∑∑增加串联的晶体管(无尺寸增加串联的晶体管(无尺寸调整)会增加门延迟调整)会增加门延迟延迟延迟@@输入模式输入模式3InputDataDelay2.5A=B=1→0Pattern(psec)2A=B=0→169A=1→0,B=11.5A=1,B=0→1621A=1,B=1→0A=0→1,B=1500.5A=B=1→035Voltage[

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。