基础电路设计(9)高速数字电路板设计技术探索

《基础电路设计(9)高速数字电路板设计技术探索》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、·基础电路设计（九）高速数字电路板设计技术探索·来源：中国PCB技术网    作者：宇量    发布时间：2007-06-1320:45:05    评论(0条) ·随着数字电子产品小型化、高速化的市场需求，数字电路板的设计日益受到重视。由于高速数字电路大多是小型CMOS组件所构成，因此本文以FR-4电路板为前提，深入探讨有关高速数字电路板的设计技巧。　 设计高速数字电路板的20项要诀※使用低诱电率与低诱电正接的电路板高诱电率的电路板容易导通电磁界，因此极易受到噪讯干扰，一般RF-4的诱电率为4.8，诱电正接为0.015左右；低诱电率的电路

2、板为3.5，诱电正接为0.010左右。由于低诱电率电路板的价格比一般电路板高，因此选用上必需作全盘性检讨。※RF-4的频率极限为2.5G～5.0GHz以往认为60MHz是电路板上的信号传输速度极限，不过事实上目前PC主板的bus信号传输速度大多超过400MHz，若以主板的现况而言，能够作如此高速的信号传输，主要原因是利用shield将阻抗(impedance)为60Ω左右的pattern包覆，使其特性等同于一般pattern长度，也就是说实际上电路板并未超过2.5～5.0GHz的信号传输物理极限。※尽量使用多层电路板使用内层为电源层的多层电

3、路板具有下列优点:*电源非常稳定。*电路阻抗(impedance)大幅降低。*配线长度大幅缩短。相同面积作成本比较时，虽然多层电路板的成本比单层电路板高，不过如果将电路板小型化、噪讯对策的方便性等其它因素纳入考虑时，多层电路板与单层电路板两者的成本差异并不如预期中的高。例如小型高密度配的场合，一般认为使用4层电路板可获得良好的电路特性。表1是日本国内双面电路板与4层电路板成本比较实例。电路板尺寸(mm)每片单价(日圆)双面电路板4层电路板59×22×0.830(1万片order)---48×42×1.280(500片order)---150

4、×130×1.6680(100片order)1200(100片order)230×130×1.6940(100片order)2000(100片order)299×178×1.6---1540(100片order)表1日本国内双面电路板与4层电路板成本的比较实例根据表1的数据单纯计算电路板的面积成本时，每一日圆的面积双面电路板约为左右，4层电路板则为，也就是说4层电路板的使用面积若能降低1/2，面积成本就与双面电路板相同。虽然批量多寡会影响电路板的单位面积成本，不过尚不致有4倍的价差，如果发生4倍以上的价差时，祇要设法缩减电路板的使用面积，并

5、设法降至1/4以下即可。※尽量使用microstripline与striplineCMOS的输出阻抗(impedance)为50～100Ω左右，如图1所示microstripline与stripline，可使patternimpedance收敛在50～100Ω范围内阻抗的计算方法如果直接使用电路板制作厂商提供的阻抗(impedance)layout电路，极易招致成本上扬的窘境，为了能在设计时间使阻抗维持在50～100Ω范围内，除了确认电路板的标准厚度，再决定pattern宽度之外，亦可直接指定电路板的厚度要求厂商制作，因为事前严谨的电路板选

6、定作业，可使电路获得预期性的效果。根据图1的计算式，假设microstripline的场合，pattern宽度为0.1mm，绝缘层厚度为0.2mm时，阻抗则为80Ω；如果绝缘层厚度为0.4mm时，配线阻抗可收敛至100Ω范围内。值得一提的是实际上pattern的宽度经过整修后会变得更细窄，例如宽度为0.15mm的pattern，经过蚀刻整修后会变成0.1mm。虽然信号pattern如果设有groundshield时，必需使用其它的计算公式计算，不过基本上阻抗(impedance)却不会有太大改变。此外双面电路板的其中一面如果设置ground

7、的betterpattern，便可获得某种程度的改善。stripline对噪讯对策具有极佳效果虽然电路板若未超过8层以上，无法发挥噪讯对策效果，不过8层以上电路板的配线容量高达并不适合高速信号传输，然而噪讯对策上却具有极佳的效果。※4层电路板的第2层作接地层(ground)若与电源层比较，ground具有很好的噪讯低减效果。如图2所示将ground设于第2层，再以组件信号层为中心作高速配线，换言之高速配线必需全部设于组件面上。※利用终端电阻作阻抗(impedance)整合一般阻抗(impedance)整合一般IC的输出阻抗都很小，输入阻抗却

8、很大，因此多余的input电流会跳返引发反射。由于ECL与clockdrive的输出阻抗被设计整合成50Ω，因此通常会使用图3(a)的整合电路；相较之下一般CMOS逻辑IC的输出