高帧频CCD驱动电路设计

高帧频CCD驱动电路设计

ID:17075559

大小:16.33 KB

页数:5页

时间:2018-08-27

高帧频CCD驱动电路设计_第1页
高帧频CCD驱动电路设计_第2页
高帧频CCD驱动电路设计_第3页
高帧频CCD驱动电路设计_第4页
高帧频CCD驱动电路设计_第5页
资源描述:

《高帧频CCD驱动电路设计》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、高帧频CCD驱动电路设计高帧频CCD驱动电路设计  CCD(ChargeCoupledDevice)具有低噪声、低功耗、大动态范围、量子效率高、光谱响应范围宽、几何稳定性好等优点,是可见光领域最具有前途的探测器[1,2]。但不同厂商、不同型号的CCD驱动时序各不相同,因此CCD驱动电路很难规范化和标准化。CCD图像传感器对相机的性能起非常关键的作用,因此实现CCD高性能驱动电路设计是非常重要的[3,4]。  高帧频的CCD探测器是快速信号捕捉,超高速摄像等领域的重要实现手段。该文介绍一种高帧频CCDKAI0340D驱动电路的设计方法。它的优点是电路结构简单,调试

2、方便,设计周期短,可靠性高。该CCD最大帧频可以达到210frame/s。  KAI0340D是有效像元为640(H)×480(V)的行间转移CCD图像传感器,其内部结构如图1所示。总像元数为692×492,支持双端读出,最高读出时钟频率为40MHz[5]。  CCD读出共需要五类信号:快门信号(SUB)、三阶电平行转移信号(V2)、两阶电平垂直转移信号(V2,V1)、复位信号(RS)和两阶水平转移信号(H1,H2)。要使CCD输出正确的图像信号,需要设计满足电平和时序要求的这五类信号。  由表1,可以看出该款CCD所需要的电平种类较多。行间转移CCD工作过程如

3、下:首先给出SUB信号将光敏区电荷清空;到达设定的积分时间时、给出三阶的行转移信号V2和两阶的垂直转移信号V1,将光敏区电荷转移至行间寄存器中;然后,给出两阶的垂直转移信号V1、V2,将行间寄存器一行的电荷转移至水平移位寄存器中;最后,通过复位信号RS和水平转移信号H1、H2的配合将电荷信号一个一个转化为电压信号读出。  CCD驱动电路主要由驱动时序产生电路、驱动器电路和箝位电路组成。包括驱动电路及后续的数据采集电路在内,整块CCD板上用到的电源共11种(单位:V):+20、+15、+10、+9、+5、+、+、-20、-10、-和-5。整块板的功耗集中在+5V和

4、+电源,综合考虑设计的复杂性、板上功耗以及电源的通用性,选择+18V、-18V、+6V和-6V四种电源。其中+15V、+10V和+9V电源由+18V电源经过滤波和电源变换芯片LT1764AEQ产生,+5V、+和+由+6V电源也经过LT1764AEQ产生,-10V和-由-18V电源经LT1964-SD产生,-5V由-6V电源经LT1964-SD产生,+20V和-20V电源通过倍压电路产生。  箝位电路  箝位电路三要素:初始状态、箝位方向和箝位电平。以行转移信号V1为例,信号V1电平要求如图2所示:常态V1M为0V,有效状态V1L为-9V。一般的驱动器只能提供正电

5、平驱动,使用MAX4426给出0~+9V的信号,再将正电平箝位到所需要的电平。根据箝位电路三要素,初始状态为+9V,向负电压方向箝位,箝位电平为0V,如图3所示。初始状态,电容C129左端电平为+9V,右端通过电阻R81充电到0V,当C129左端电平跳到0V时,由于电容两端电压不能突变,右端电压降到-9V,此时二极管D9反向,阻值很大,电容上的电荷同样不能短时间内通过R81泄放,这样C129的右端被箝位到了-9V电平。而当C129左端电平变为+9V时,电容右端电平回到一个略高0V的状态(缓慢充电导致),但此时D9导通,电压迅速回到0V。电路的充放电时间常数由电容

6、C129和电阻R81的值决定,可根据信号周期进行调整。  另一行转移信号V2是三阶电平如图2所示,产生过程如下:首先通过一片MAX4426驱动器U16产生一个两阶电平的信号,通过箝位电路(C123和D7)产生第三阶电平,再通过第二个箝位电路(C125、R78和D8)箝位到所需要的电平[3]。由于所要驱动的电路一般都具有容性负载,故供电电压可略高于所要求电压,以抵消容性负载的消耗,让驱动的电平满足器件要求。  倍压电路  如图4所示,初始状态电容C145左端电平为0V、右端电平为+10V,当vpulse信号由低变高时,C145左端电平变为10V而电容两端电平不能突

7、变,所以右端电平变为+20V。同理当vpulse_n由高变低时,电容C143右端产生-20V电平。  快门信号产生电路  如图5所示,FPGA产生的控制信号SUB经+5V供电的驱动器隔离后送到电容C150和C151的左端。三极管Q4处于导通而Q3截止,A、C点电平为-20V,B点电平为+20V(不考虑电阻R91、R92和R93及三极管上的损耗);当SUB由高变低时,B点电平被拉到+15V,C点电平被拉到-25V,Q3导通而Q4截止,A点电平变为+20V,经箝位后,SUB_CCD点的电平为+10V到+50V的脉冲(不考虑损耗),可略微提高各级供电电压,产生满足CC

8、D快门信号电平和时序的脉

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。