spi总线协议及spi时序图详解

《spi总线协议及spi时序图详解》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、SPI总线协议及SPI时序图详解SPI是一个环形总线结构，由ss(cs)、sck、sdi、sdo构成，其时序其实很简单，主要是在sck的控制下，两个双向移位寄存器进行数据交换。下面为一种情况例举：上升沿发送、下降沿接收、高位先发送。上升沿到来的时候，sdo上的电平将被发送到从设备的寄存器中。下降沿到来的时候，sdi上的电平将被接收到主设备的寄存器中。假设主机和从机初始化就绪：并且主机的sbuff=0xaa(10101010)，从机的sbuff=0x55(01010101)，下面将分步对spi的8个时钟周期的数据情况演示一遍(假设上升沿发送数据)。---------------

2、------------------------------------脉冲          主机sbuff   从机sbuff    sdi   sdo---------------------------------------------------0   00-0   10101010    01010101     0     0---------------------------------------------------1   0--1    0101010x    10101011     0     11   1--0    01010100    

3、10101011     0     1---------------------------------------------------2   0--1    1010100x    01010110     1     02   1--0    10101001    01010110     1     0---------------------------------------------------3   0--1    0101001x    10101101     0     13   1--0    01010010    10101101     

4、0     1---------------------------------------------------4   0--1    1010010x    01011010     1     04   1--0    10100101    01011010     1     0---------------------------------------------------5   0--1    0100101x    10110101     0     15   1--0    01001010    10110101     0     1------

5、---------------------------------------------6   0--1    1001010x    01101010     1     06   1--0    10010101    01101010     1     0---------------------------------------------------7   0--1    0010101x    11010101     0     17   1--0    00101010    11010101     0     1-------------------

6、--------------------------------8   0--1    0101010x    10101010     1     08   1--0    01010101    10101010     1     0这样就完成了两个寄存器8位的交换，上面的0--1表示上升沿、1--0表示下降沿，sdi、sdo相对于主机而言的。根据以上分析，一个完整的传送周期是16位，即两个字节，因为，首先主机要发送命令过去，然后从机根据主机的名准备数据，主机在下一个8位时钟周期才把数据读回来。SPI总线是Motorola公司推出的三线同步接口，同步串行3线方式进行通信

7、:一条时钟线SCK，一条数据输入线MOSI，一条数据输出线MISO;用于CPU与各种外围器件进行全双工、同步串行通讯。SPI主要特点有:可以同时发出和接收串行数据;可以当作主机或从机工作;提供频率可编程时钟;发送结束中断标志;写冲突保护;总线竞争保护等。SPI总线有四种工作方式(SP0,SP1,SP2,SP3)，其中使用的最为广泛的是SPI0和SPI3方式。   SPI模块为了和外设进行数据交换，根据外设工作要求，其输出串行同步时钟极性和相位可以进行配置，时钟极性(CPOL)对传输协议没有重大的影响。如