【中期报告】基于fpga的多信号发生器设计与实现

《【中期报告】基于fpga的多信号发生器设计与实现》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、毕业设计（论文）中期报告题目名称：基于FPGA的多信号发生器设计与实现913一、课题任务1.毕业设计题目：基于FPGA的函数信号发生器。2.毕业设计要求：本设计要求产生频率，幅度，可调的正弦波，三角波和方波。二、总体设计方案该方案采用FPGA作为中心控制逻辑，由于其具有高速和逻辑单元数多的特点，因此可以由FPGA、DAC和I/V运放直接构成信号源发生器的最小系统。在该方案中通过FPGA控制DAC并直接向DAC发送数据，这样就提高了所需波形的频率并绕过了通用存储器读取速度慢的特点，再加上外部的开关按钮就能够简单控

2、制波形切换与频率选择。当然，为了增加人机界面的交互性与系统功能，可以在原有的基础上添加一个标准键盘和LED或LCD，这样就能够通过编程实现波形的任意性、幅度变化的灵活性。图1系统总体方案图913三、阶段性成果FPGA软件设计部分3.1频率控制部分（相位累加器）相位累加器模块如图2所示，相位累加器根据参考时钟fc=1024hz以频率控制字K进行累加，实现频率的控制，输出信号频率：fo=Kfc/2N;本设计采用16位的相位累加器，N=16，输出信号频率范围0.015-1024hz。LIBRARYIEEE;--频率控

3、制器USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYfcontrolISPORT(clk:instd_logic;f:instd_logic_vector(15downto0);q:outstd_logic_vector(15downto0));ENDENTITYfcontrol;ARCHITECTUREbehaveOFfcontrolISsignalqf:std_logic_vector(15downto0);signalq1:s

4、td_logic_vector(15downto0);BEGINPROCESS(clk)BEGINifclk'eventandclk='1'thenqf<=f;q1<=qf+q1;endif;q<=q1;ENDPROCESS;ENDARCHITECTUREbehave；913图2相位累加器3.2相位控制部分相位增量模块如图3所示，最小相位增量δ=2π/2N=9.6e-5弧度LIBRARYIEEE;--相位控制器USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGN

5、ED.ALL;ENTITYpcontrolISPORT(x:instd_logic_vector(15downto0);qf:instd_logic_vector(15downto0);q:outstd_logic_vector(5downto0));ENDENTITYpcontrol;ARCHITECTUREbehaveOFpcontrolISsignalq1:std_logic_vector(15downto0);BEGINq1<=qf+x;q<=q1(15downto10);ENDARCHITECTURE

6、behave;图3相位控制器9133.3主控器主控器模块如图4所示相位累加器根据参考时钟fc以频率控制字K进行累加，将所得N位的二进制代码，加上相位控制字P和波形控制字W，取其高L位作为ROM的地址，已选择波形。当sel=‘000’，输出为正弦波；sel=‘001’，输出为方波；sel=‘010’，输出为三角波；LIBRARYIEEE;--主控制器USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;USEIEEE.STD_LOGIC_ARITH.A

7、LL;ENTITYcontrolISPORT(sel:instd_logic_vector(2downto0);qx:instd_logic_vector(5downto0);clk:instd_logic;en:outstd_logic;cs:outstd_logic;q:outstd_logic_vector(8downto0));ENDENTITYcontrol;ARCHITECTUREbehaveOFcontrolISBEGINPROCESS(sel,qx,clk)BEGINifsel>"100"the

8、nen<='1';cs<='1';q<="000000000";elseen<=clk;913cs<='0';q<=sel&qx;endif;endprocess;ENDARCHITECTUREbehave;图4波形选择部分3.4波形数据存储器ROM波形rom如图5所示，波形数据的建立，FPGA输出的数字信号需要经D／A转换器转换成各种波形输出。而由D／A转换器可知，TLC7528的分