通信原理课程设计 - 基于simulink的卷积码编码技术 仿真与性能分析

《 通信原理课程设计 - 基于simulink的卷积码编码技术 仿真与性能分析》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、------------------------------------------------------------------------------------------------01通信原理课程设计-基于Simulink的卷积码编码技术仿真与性能分析长沙理工大学《通信原理》课程设计报告***学院城南学院班级学生姓名专业通学号信工程指导老师熊文杰课程成绩完成日期2015年1月9日***《基于Simulink的卷积码编码技术仿真与性能分析》学院城南学院班级学生姓名专业通学号信工程指导老师熊文杰课程成绩完成日期2015年1月9日指导教师对

2、学生在课程设计中的评价指导教师对课程设计的评定意见***《基于Simulink的卷积码编码技术仿真与性能分析》基于Simulink的卷积码编码技术仿真与性能分析——————————————————————————————————————------------------------------------------------------------------------------------------------学生姓名：***指导老师：熊文杰摘要本课程设计主要解决通信系统中基带传输信道纠错编码技术中的卷积码编码技术。产生一段随机的二

3、进制非归零码的基带信号，对其进行卷积编码，而后采用维特比(Viterbi)译码输出，并通过Matlab软件进行设计与仿真，并进行差错率-误码率曲线绘制和性能分析。关键词卷积码编码器；维特比译码器，Simulink；设计与仿真，性能分析1引言本课程设计主要解决信号传输过程中的卷积编码和卷积解码的问题。对一个串非归零二进制信号卷积码序列进行维特比(Viterbi)译码输出,并通过Matlab软件进行设计与仿真。1.1课程设计目的本课程设计的目的主要是仿真通信系统中基带传输信道纠错编码技术中的卷积码编码技术。产生一段随机的二进制非归零码的基带信号，对其

4、进行卷积码编码后再送入二进制对称信道传输，在接收端对其进行卷积解码以恢复原信号，观察还原是否成功，改变二进制对称信道的差错率，计算传输前后的误码率，绘制信道差错率-误码率曲线，并与理论曲线比较进行说明。卷积码是一种向前纠错控制编码。它将连续的信息比特序列映射为连续的编***《基于Simulink的卷积码编码技术仿真与性能分析》——————————————————————————————————————--------------------------------------------------------------------------

5、----------------------码器输出符号。这种映射是高度结构化的，使得卷积码的译码方法与分组码译码所采用的方法完全不同。可以验证的是在同样复杂度情况下，卷积码的编码增益要大于分组码的编码增益。对于某个特定的应用，采用分组编码还是采用卷积编码哪一种更好则取决于这一应用的具体情况和进行比较时可用的技术。1.2课程设计要求本设计开发平台为MATLAB中的Simulink。模型设计应该符合工程实际，模块参数设置必须与原理相符合。处理结果和分析结论应该一致，而且应符合理论。独立完成课程设计并按要求编写课程设计报告书。1.3课程设计原理卷积编

6、码的最佳译码准则为：在给定已知编码结构、信道特性和接收序列的情况下，译码器将把与已经发送的序列最相似的序列作为传送的码字序列的估值。对于二进制对称信道，最相似传送序列就是在汉明距离上与接收序列最近的序列。卷积码的编码器一般都比较简单。如下图1-1是一般情况下的卷积码编码器框图。它包括NK级的输入移位器，一组n个模2和加法器和n级的输出移位寄存器。对应于每段k比特的输入序列，输出n个比特。由图可知，n个输出比特不但与当前的k个输入比特有关，而且与以前的(N-1)k个输入信息比特有关。整个编码过程可以看成是输入信息序列与由移位寄存器和模2——————

7、————————————————————————————————------------------------------------------------------------------------------------------------加法器的连接方式所决定的另一个序列的卷积，卷积码由此得名。本文采用的是冲击响应描述法编码思想。图1-1卷积码编码器原理框图***《基于Simulink的卷积码编码技术仿真与性能分析》图1-2卷积编码器如上图1-2是卷积码（2，1，3）卷积编码器的一个框图。左边是信息的输入。下面分别是系统位输出和

8、校验位输出。其中间是3个移位寄存器和一个模2加法器。简单的说就是信息位经过移位寄存器和一个模2加法器产生一个系统位和校验位加在一起输出。