基于fpga的计数器设计

基于fpga的计数器设计

ID:16210689

大小:367.00 KB

页数:24页

时间:2018-08-08

基于fpga的计数器设计_第1页
基于fpga的计数器设计_第2页
基于fpga的计数器设计_第3页
基于fpga的计数器设计_第4页
基于fpga的计数器设计_第5页
资源描述:

《基于fpga的计数器设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、拟建中的阜阳市中国XXXX国际服装城依托中国XX国际服装城,拟建成为皖西北地区规格最高、规模最大、商务及功能最优的现代化、国际化服装专业市场,建设规模占地约128亩,建筑面积约25万平方米,项目总投资约5亿元人民币。经过1--2年的开发建设,能达到正常运营期的中国XX.XX国际服装城将吸纳全国和世界各地的经销商、代理商企业物流总部等500—1000家,预计年交易额实现68亿元人民币,每年实现税收8000—10000万元人民币,每年实现利润1.68亿元人民币,实现就业和创业人员约2万以上。通信102班,姓名青瓜基于FPGA的计数器设计EDA课程设计项目名称基于FPGA的计数器的设计专业班级

2、通信102班学生姓名青瓜指导教师2013年5月28日经济增长:在优化结构、提高效益和降低消耗的基础上,“十一五”期市GDP年均增长12%以上(现14%以上),2010年达到650亿元以上,人均GDP力争1000美元;财政收入达到80亿元;规模以上工业销售达到550亿以上;全社会固定资产投资年均长20%,五年累计1000亿元;社会消费品销售额260亿元,年均增长20%,外贸进口总额2.5亿美元,年均增长15%;五年累计招商引资突破500亿元,力争达到600亿元17拟建中的阜阳市中国XXXX国际服装城依托中国XX国际服装城,拟建成为皖西北地区规格最高、规模最大、商务及功能最优的现代化、国际化

3、服装专业市场,建设规模占地约128亩,建筑面积约25万平方米,项目总投资约5亿元人民币。经过1--2年的开发建设,能达到正常运营期的中国XX.XX国际服装城将吸纳全国和世界各地的经销商、代理商企业物流总部等500—1000家,预计年交易额实现68亿元人民币,每年实现税收8000—10000万元人民币,每年实现利润1.68亿元人民币,实现就业和创业人员约2万以上。通信102班,姓名青瓜基于FPGA的计数器设计摘要本课程设计要完成一个1位十进制计数器的设计。计数器是大规模集成电路中运用最广泛的结构之一。在模拟及数字集成电路设计当中,灵活地选择与使用计数器可以实现很多复杂的功能,可以大量减少电

4、路设计的复杂度和工作量。讨论了一种可预置加减计数器的设计,运用VerilogHDL语言设计出了一种同步的可预置加减计数器,该计数器可以根据控制信号分别实现加法计数和减法计数,从给定的预置位开始计数,并给出详细的VerilogHDL源代码。最后,设计出了激励代码对其进行仿真验证,实验结果证明该设计符合功能要求,可以实现预定的功能。关键词:计数器;VerilogHDL;QuartusⅡ;FPGA;经济增长:在优化结构、提高效益和降低消耗的基础上,“十一五”期市GDP年均增长12%以上(现14%以上),2010年达到650亿元以上,人均GDP力争1000美元;财政收入达到80亿元;规模以上工业

5、销售达到550亿以上;全社会固定资产投资年均长20%,五年累计1000亿元;社会消费品销售额260亿元,年均增长20%,外贸进口总额2.5亿美元,年均增长15%;五年累计招商引资突破500亿元,力争达到600亿元17拟建中的阜阳市中国XXXX国际服装城依托中国XX国际服装城,拟建成为皖西北地区规格最高、规模最大、商务及功能最优的现代化、国际化服装专业市场,建设规模占地约128亩,建筑面积约25万平方米,项目总投资约5亿元人民币。经过1--2年的开发建设,能达到正常运营期的中国XX.XX国际服装城将吸纳全国和世界各地的经销商、代理商企业物流总部等500—1000家,预计年交易额实现68亿元

6、人民币,每年实现税收8000—10000万元人民币,每年实现利润1.68亿元人民币,实现就业和创业人员约2万以上。通信102班,姓名青瓜基于FPGA的计数器设计AbstractThiscourseisdesignedtocompleteaonedecimalcounterdesign.ThecounterisLSIstructureinoneofthemostwidelyused.IntheanaloganddigitalICdesigns,theflexibilitytoselectthecountercanachievealotwiththeuseofcomplexfunctions

7、,cansignificantlyreducethecomplexityofcircuitdesignandworkload.Discussesapresettabledowncounterdesign,usingVerilogHDLlanguagedesignedasynchronouspresettabledowncounter,thecountercanbeimplementedaccordingtothecontrolsig

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。