静态mos存储器工作原理

静态mos存储器工作原理

ID:16198754

大小:119.00 KB

页数:6页

时间:2018-08-08

静态mos存储器工作原理_第1页
静态mos存储器工作原理_第2页
静态mos存储器工作原理_第3页
静态mos存储器工作原理_第4页
静态mos存储器工作原理_第5页
资源描述:

《静态mos存储器工作原理》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、静态MOS存储器1.基本存储元(1)六管静态MOS存储元A、电路图:由两个MOS反相器交叉耦合而成的双稳态触发器。B、存储元的工作原理:假设:T0管导通,T1管截止:存0;T0管截至,T1管导通:存1;说明:MOS管有三极,如果栅极为高电平,则源极和漏极导通。如果栅极为低电平,则源极和漏极截至。①写操作。在字线上加一个正电压的字脉冲,使T2、T3管导通。若要写“0”,无论该位存储元电路原存何种状态,只需使写“0”的位线BS0电压降为地电位(加负电压的位脉冲),经导通的T2管,迫使节点A的电位等于地电位,就能使T1管截止而T0管导通。写入1,只需使写1的位线BS1降为地电位,经导通的T

2、3管传给节点B,迫使T0管截止而T1管导通。写入过程是字线上的字脉冲和位线上的位脉冲相重合的操作过程。②读操作。只需字线上加高电位的字脉冲,使T2、T3管导通,把节点A、B分别连到位线。若该位存储电路原存“0”,节点A是低电位,经一外加负载而接在位线BS0上的外加电源,就会产生一个流入BS0线的小电流(流向节点A经T0导通管入地)。“0”位线上BS0就从平时的高电位V下降一个很小的电压,经差动放大器检测出“0”信号。若该位原存“1”,就会在“1”位线BS1中流入电流,在BS1位线上产生电压降,经差动放大器检测出读“1”信号。BAT2T5T4T0T1T3BS0VBS1读/写”0”读/写

3、”1”位/读出线位/读出线字线6管MOS存储电路读出过程中,位线变成了读出线。读取信息不影响触发器原来状态,故读出是非破坏性的读出。③若字线不加正脉冲,说明此存储元没有选中,T2,T3管截止,A、B结点与位/读出线隔离,存储元存储并保存原存信息。(2)8管静态MOS存储元A、目的:地址的双重译码选择,字线分为X选择线与Y选择线B、实现:需要在6管MOS存储元的A、B节点与位线上再加一对地址选择控制管T7、T8,形成了8管MOS存储元。T5T7T3T2T0T1T8T6BS0VBS1读/写”0”读/写”1”位/读出线位/读出线Y选择线X选择线8管MOS存储电路(3)6管双向选择MOS存储

4、元8管MOS存储元改进:在纵向一列上的6管存储元共用一对Y选择控制管T6、T7,这样存储体管子增加不多,但仍是双向地址译码选择,因为对Y选择线选中的一列只是一对控制管接通,只有X选择线也被选中,该位才被重合选中。读/写”0”BAT2T5T4T0T1I/OI/OT7T6T3BS0VBS1读/写”1”位/读出线位/读出线Y选择线X选择线6管双向选择MOS存储电路2.RAM结构与地址译码①字结构或单译码方式地址写选通b7读出写入读选通A3A2A1A0字线W15W1W0BS1BS0字结构或单译码方式的RAM16选1地址译码器FFFFFFFFFFFFFFFFFF读写电路读写电路读写电路……::

5、b1读出写入b0读出写入(1)结构:(A)存储容量M=W行×b列;(B)阵列的每一行对应一个字,有一根公用的字选择线W;(C)每一列对应字线中的一位,有两根公用的位线BS0与BS1。(D)存储器的地址不分组,只用一组地址译码器。(2)示意图:16×8的字结构单译码方式的存储器。(3)字结构是2度存储器:只需使用具有两个功能端的基本存储电路:字线和位线(4)优点:结构简单,速度快:适用于小容量M缺点:外围电路多、成本昂贵,结构不合理结构。②位结构或双译码方式(1)结构:(A)容量:N(字)×b(位)的RAM,把每个字的同一位组织在一个存储片上,每片是N×1;再把b片并列连接,组成一个N

6、×b的存储体,就构成一个位结构的存储器。(B)在每一个N×1存储片中,字数N被当作基本存储电路的个数。若把N=2n个基本存储电路排列成Nx行与Ny列的存储阵列,把CPU送来的n位选择地址按行和列两个方向划分成nx和ny两组,经行和列方向译码器,分别选择驱动行线X与列线Y。Y1Y64X64X1A5A4A3A2A1A0位结构、双译码方式的RAMX地址译码64,164,641,641,1I/OY地址译码A6A7A8A9A10A11(C)采用双译码结构,可以减少选择线的数目。(2)示意图:(3)三度存储器:三个功能端(4)优:驱动电路节省,结构合理,适用于大容量存储器。③字段结构(1)结构:

7、(A)存储容量W(字)×b(位),W>>b:分段Wp(=W/S)*Sb(B)字线分为两维结构:Sb对位/读出线An-1An1An1-1A1A0字段结构RAM段译码器,从2n2=S段中取1(共n2位〕行译码器共n1位列I/O电路存储阵列Wp×Sbb位b位……段1段2段Sb根数据线读/写控制线(C)位线有Sb对(D)双地址译码器(2)示意图:(3)三度结构(4)优:对字结构存储器的改进与提高,结构合理,适用于大容量存储器。

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。