华诚薄膜电路设计准则

华诚薄膜电路设计准则

ID:16157079

大小:112.50 KB

页数:5页

时间:2018-08-08

华诚薄膜电路设计准则_第1页
华诚薄膜电路设计准则_第2页
华诚薄膜电路设计准则_第3页
华诚薄膜电路设计准则_第4页
华诚薄膜电路设计准则_第5页
资源描述:

《华诚薄膜电路设计准则》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、华诚薄膜电路设计准则1.0目的1.1本文件定义了薄膜电路的设计准则并适用于华诚制造的所有薄膜电路。1.2本文件有三部分:1.基本设计原则。2.光刻板的设计要求。3.电阻设计原则。2.0基本设计原则2.1基板材料、厚度、表面光洁度必须确定。2.2基板表面金属必须定义,包括基板两面的金属类型、厚度和公差。我们通常基板正面Au的厚度为3.4~4.0µm(135~160microinches);我们通常基板背面Au的厚度为1µm(40microinches)。2.3我们的标准工艺要求电路外形必需为正方形或长方形。2.4所有电路的特征形状需由直线、圆弧、或它们的组合构成;不规则曲线不允许。

2、2.5刻蚀法:最小导线的线宽为10µm(约0.0004"),此适用于Au的厚度≤4µm(约160microinches)。电镀法:最小导线的线宽为20µm(约0.0004"),此适用于Au的厚度≤4µm(约160microinches).2.6刻蚀法:导线的间隙最小为20µm(约0.0008"),此适用于Au的厚度≤4µm(约160microinches);15µm(约0.0006”)的间隙也可达到。电镀法:导线的间隙最小可做到10µm(约0.0004"),此适用于Au的厚度≤4µm(约160microinches)。2.7关键部位尺寸公差为±2.5µm(±0.0001"),此适

3、用于Au的厚度≤4µm(约160microinches);非关键部位尺寸公差为±7.6µm(±0.0003")。2.8Au的厚度标准公差为±20%。2.9电阻的长度、宽度最小值为50.8µm(0.002")。2.10TaN电阻有稳定的薄膜电阻值为50ohms/square;如果需要,其它阻值可定制。电阻的标准公差为±10%。2.11含有薄膜电阻的电路必需设计一个独立的50ohms测试电阻,这对于无测试电阻的电路设计是尤为重要。2.12导线和电阻距电路边沿最小距离为50µm(约0.002")。(见图1)图12.13所有电路在导线层应有识别标示。(见图1)2.14切割标记位于导线层,

4、推荐标记尺寸为0.1mmx0.5mm(0.004”x0.02”)十字架(见图2)所示。2.15一个位于电阻层的0.1mmx0.1mm(0.004”x0.004”)方块将用来层对层的对准和校准,如图2所示。2.16其他切割和对准标记也可以使用但需经华诚的事先同意。图22.17标准的最终电路尺寸公差为±50µm(0.002")。3.0光刻板的设计要求3.1导线层的光刻板(刻蚀法工艺)3.1.1导线的几何图形区域为暗区,导线之外的区域为透光区()。3.1.2当光刻板的镀Cr面向下,导线分布图形和零件编号可正确读取。3.1.3对凹形(采用独立岛设计)电阻设计,将电阻区域可视为空白区(透光

5、区)(见图3)。3.1.4对平齐(flush)电阻设计,将电阻区域可视为一实体区(见图4)。3.1.5使用刻蚀法工艺,所有电路重要尺寸必需有刻蚀系数调整:每1µm(40μ-inches)基板Au的厚度,光刻板上导线之间的缝隙宽度较实际名义尺寸窄2.5µm(0.0001")《例如:基板Au的厚度为4µm(160microinches),光刻板上导线之间的缝隙宽度变窄10µm(0.0004")》。每1µm(40microinches)基板Au的厚度,光刻板上导线的宽度比最终实际名义尺寸加宽2.5µm(0.0001")《例如:基板Au的厚度为4µm(160microinches),光刻

6、板导线宽度加宽10µm(0.0004")》。3.2导线层光刻板(电镀工艺)3.2.1.导线几何图形区域为亮区,其它区域为暗区域(采用正胶工艺)。3.2.2当光刻板的镀Cr面向下,导线分布图形和零件编号可正确读取。3.2.3对凹形(采用独立岛设计)电阻设计,将电阻区域可视为空白区(透光区)(见图3)3.2.4所有使用电镀工艺的重要尺寸都要加入曝光系数的调整:导线间距在光刻板必须较实际设计尺寸宽4µm(0.00016");导线的宽度在光刻板上则必须较实际设计尺寸窄4µm(0.00016")(曝光系数的调整是由于使用厚光刻胶(>5微米)和曝光衍射的结合作用)。3.3凹形电阻设计的电阻光

7、刻板(刻蚀法工艺)(华诚建议的设计)3.3.1电阻的几何区域为暗区,电阻之外的区域为透光区(采用正胶工艺)。3.3.2当光刻板的镀Cr面向下,电阻分布图形和零件编号可正确读取。3.3.3对所有凹形电阻(见图3),两边凹形缩进量最小为25µm(0.001");电阻边沿不能和导线的几何图形边沿平齐。3.3.4电阻必需与导线区域重叠,尺寸最小50µm(0.002"),无需刻蝕或曝光系数的调整(见图3)。3.4平齐(flush)电阻设计的电阻光刻板(刻蚀法工艺)3.4.1.该电阻几何图形

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。