实验报告七 - 南昌大学实验报告

实验报告七 - 南昌大学实验报告

ID:16106928

大小:218.00 KB

页数:11页

时间:2018-08-08

实验报告七 - 南昌大学实验报告_第1页
实验报告七 - 南昌大学实验报告_第2页
实验报告七 - 南昌大学实验报告_第3页
实验报告七 - 南昌大学实验报告_第4页
实验报告七 - 南昌大学实验报告_第5页
资源描述:

《实验报告七 - 南昌大学实验报告》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、南昌大学实验报告学生姓名:刘小忠学号:6102105088专业班级:电子054班实验类型:□验证□综合□设计□创新实验日期:200.12.26实验成绩:一、实验项目名称:实验七自动换档频率计设计二、实验目的:1.学习较复杂数字电路系统的设计。2进一步学习状态机的设计。3.深入掌握模块化设计思想的综合运用。三、实验设计思路及可行性分析:a.设计要求:设计一个4位十进制数码管显示的数字频率计,其测量范围为1~9999KHZ。具有4位显示,能自动根据7位十进制的结果,自动选择有效数据的高4位进行动态显示(即量程自动转换)。小数点表示是千位,即KHZ。b.设计原理:——

2、计时器法根据频率的定义:单位时间内(1秒),周期信号重复的次数即为信号的频率。测定频率时,让待测信号作为计数时钟,并让计数器在1秒内计数,则计时器的终值即为该信号的频率。c.设计思路:本设计由以下几个模块构成:1.控制模块,2.计数模块,3.数据有效位截取模块,4.锁存模块,5.扫描输出模块,各模块具体描述如下:1.控制模块:它是本设计核心模块,用于控制整个设计何时计数及计数时长,何时锁存,何时计数器清零。它由一个模4的计数构成,计数基准CLK1时钟为2HZ周期为0.5秒,当计数值为0和1时,两计数值持续时间恰为1秒,控制技术上使能信号EN1有效,测出待测信号C

3、LK2的频率。当计数值为2时,使计数使能EN1无效,锁存模块使能信号EN2有效。当计数值为3时,使计数器清零信号RST=’1’控制计数器清零。鉴于该模块的重要性,将其关键代码写出,如下所示:P1:PROCESS(CLK,RST,CQI)----模4计数器BEGINIFRST='1'THENCQI<=(OTHERS=>'0');ELSIFCLK'EVENTANDCLK='1'THENIFCQI<3THENCQI<=CQI+1;ELSECQI<=(OTHERS=>'0');ENDIF;ENDIF;CQ<=CQI;ENDPROCESSP1;P2:PROCESS(CQI

4、,CLK)-----控制模块的核心BEGINIFCQI/="11"THENRST1<='0';-----计数值为3时计数清零。ELSIFCLK'EVENTANDCLK='0'THENRST1<='1';ENDIF;CASECQIISWHEN"00"=>EN1<='1';EN2<='0';----EN1=‘1’计数使能。WHEN"01"=>EN1<='1';EN2<='0';WHEN"10"=>EN1<='0';EN2<='1';-----EN2=‘1锁存使能。WHEN"11"=>EN1<='0';EN2<='0';ENDCASE;ENDPROCESSP2;END

5、ARCHITECTUREbehav;2.计数模块:用7个模10的计数器级联,用于计待测信号的频率,计数时钟为待测信号。使能端EN和清零信号RST由控制模块控制。3.数据有效位截取模块:接收由计数器送来的七个计数值Q6...Q0,截取四位作为有效位输出,截取原则如下:当Q6/=0时,取Q6,Q5,Q4,Q3及小数点(0001)作为有效位输出;否则当Q5/=0时,取Q5,Q4,Q3,Q2及小数点(0010)作为有效位输出;否则当Q4/=0时,取Q4,Q3,Q2,Q1及小数点(0100)作为有效位输出;否则取Q3,Q2,Q1,Q0及小数点(1000)作为有效位输出;4

6、.锁存模块:将由数据有效位截取模块送来的有效位及小数点,在基准时钟CLK1的下降沿时刻进行锁存,并送扫描输出模块。5.扫描输出模块:将所存模块送入的数据进行扫描输出。四、主要仪器设备及耗材:微型计算机,QuartusII开发软件,EDA实验箱。五、实验步骤:1.编写源程序:分别编写各模块代码,并生成相应的原件,然后在顶层文件调用这各个模。用原理图法讲个模块正确地连接好其模块图如下:2.编译和波形仿真:对源程序进行语句纠错和调试,(对于较复杂的设计,可以分别将对应模块建成工程文件,进行调试和仿真,正确无误后再用例化语句连接。)并对频率计工程进行波形仿真,以验证设计

7、的正确与否。仿真波形如下:a.待测信号频率为10HZ时的仿真波形:b.待测信号频率为1KHZ时的波形:c.待测信号频率为10KHZ时的仿真波形:d.待测信号为100KHZ时的仿真波形:3.管脚绑定:将基准时钟CLK1绑定在2HZ的时钟信号上,扫描模块的扫描时钟信号CLKSAO绑定在2KHZ的时钟上,待测信号CLK分别绑定在频率不同的引脚上输出则绑定在扫描关对应的引脚上。其管脚绑定图如下:1.程序下载和硬件测试方案:将源程序下载到试验箱上,将待测信号分别接在不同频率的信号时钟上,验证扫描输出频率与实际频率是否相等,或相差很小。5硬件测试结果:按照上述硬件测试方案进

8、行测试后,发现频率较低时

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。